AES-GCM: Authenticated Encryption/Description Core
- パーツ番号: AES-GCM
- ベンダー: CAST, Inc.
- Partner Tier: Elite Certified
製品説明
The AES-GCM encryption IP core implements Rijndael encoding and decoding in compliance with the NIST Advanced Encryption Standard. It processes 128-bit blocks, and is programmable for 128-, 192-, and 256-bit key lengths. Two architectural versions are available to suit system requirements. The Standard version (AES32) is more compact, using a 32-bit datapath and requiring 44/52/60 clock cycles for each data block (128/192/256-bit cipher key, respectively). The Fast version (AES128) achieves higher throughput, using a 128-bit datapath and requiring 11/13/15 clock cycles for each data block. GCM stands for Galois Counter. GCM is a generic authenticate-and-encrypt block cipher mode. A Galois Field (GF) multiplier/accumulator is utilized to generate an authentication tag while CTR (Counter) mode is used to encrypt.
主な機能と利点
- Standards: Satisfies Federal Information Processing Standard (FIPS) Publication 197 from the US National Institute of Standards and Technology (NIST)
- Size: From 778 ALMs to 5,812 ALMs depending on version and target device
- Configuration: Works with a pre-expended key or can integrate the optional key expansion function
- Deliverables: include test benches, C model and test vector generator
主な資料
デバイス インプリメンテーション マトリックス
このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。
| ファミリ | デバイス | スピード グレード | ツール バージョン | HW 検証？ | スライス | LUT | BRAM | DSP48 | CMT | GTx | FMAX (Mhz) |
|---|---|---|---|---|---|---|---|---|---|---|---|
| Kintex-UP Family | XCKU11P | -1 | Vivado ML 2023.2 | 0 | 967 | 1 | 0 | 0 | 0 | 450 | |
| KINTEX-U Family | XCKU085 | -1 | Vivado ML 2023.2 | 0 | 876 | 1 | 0 | 0 | 0 | 275 | |
| VERSAL_PRIME Family | XCVM2902 | -1 | Vivado ML 2023.2 | 170 | 910 | 1 | 0 | 0 | 0 | 350 | |
| VIRTEX-7X Family | XC7VX330T | -3 | Vivado 2015.4 | 343 | 1062 | 0 | 0 | 0 | 0 | 300 |
IP の品質指標
一般的な情報
| データ作成日 | Sep 11, 2024 |
| 現在の IP リビジョン番号 | 1.16 |
| 現在のリビジョンのリリース日 | Jun 05, 2023 |
| 初期バージョンのリリース日 | Oct 06, 2001 |
ザイリンクス カスタマによる製品化
| 製品化をしたザイリンクス カスタマーのプロジェクト数 | 18 |
| 参照資料の有無 | Y |
デリバラブル (成果物)
| 購入可能な IP 形式 | Netlist, Source Code |
| ソース コードの形式 | VHDL, Verilog |
| ハイレベル モデルの有無 | Y |
| モデル形式 | C |
| 統合テストベンチの有無 | Y |
| 統合テストベンチの形式 | Verilog, VHDL |
| コード カバレッジ レポートの有無 | N |
| ファンクショナル カバレッジ レポートの有無 | N |
| UCF の有無 | UCF |
| 市販の評価ボードの有無 | N |
| ボード上で使用した FPGA | N/A |
| ソフトウェア ドライバーの有無 | N |
インプリメンテーション
| ザイリンクス製品向けのコード最適化の有無 | N |
| カスタムの FPGA 最適化技術 | None |
| サポートされる合成ソフトウェア ツール/バージョン | Vivado Synthesis; Mentor Precision; Vivado Synthesis |
| スタティックタイミング解析実施の有無 | Y |
| IP-XACT メタデータの有無 | N |
検証
| 資料検証計画の有無 | Yes, document only plan |
| 試験方法 | Directed Testing |
| アサーション | N |
| 収集したカバレッジ メトリック | None |
| タイミング検証実施の有無 | Y |
| タイミング検証レポートの有無 | Y |
| サポートされるシミュレーター | Synopsys VCS; Cadence NC-Sim; Mentor ModelSIM; Mentor Questa |
ハードウェア検証
| FPGA 上で検証済み | N |
| 業界標準コンプライアンス テストに合格 | N |
| テスト結果の有無 | N |