AVB/Automotive Ethernet Switch IP Core

  • パーツ番号: S-3133
  • ベンダー: SoC-e
  • Certified Partner

製品説明

AVB/Automotive Ethernet Switch (AVBES) IP Core implements an Ethernet switch which supports all AVB conforming standards. It can be implemented optimally depending on the application, from a simple 2-ports end-point to a complex multiport switch.

The current release of AVBES IP supports 802.1AS for timing and synchronization, 802.1Qav allowing credit-based shaper traffic and strict priority traffic. In order to manage network resources, AVBES supports also 802.1Qat, Stream Reservation Protocol.

AVBES IP can be optimally implemented on Xilinx SoC devices. As an example, targeted devices are Xilinx Zynq-7000 SoC and Zynq Ultrascale+ MPSoC. These powerful platforms offer combined hardware and software processing capabilities and they ensure upgradeability of the solution thanks to their reconfigurable nature.

AVBES IP can be evaluated using the AVBES Kit and can be combined with SoC-e Multiport FMC Board to offer a complete solution to automotive market.


主な機能と利点

  • Broadcast/Multicast Storm Protection
  • Configurable 3 to 32 Ethernet ports
  • Different data rate (10/100/1000 Mbps) for each port
  • Dynamic MAC Table with automatic MAC addresses learning and aging (up to 4096 entries)
  • Full-Duplex Ethernet 10/100/1000
  • IEEE 802.1AS for Time Synchronization Layer
  • IEEE 802.1Qat for Stream Reservation Protocol (SRP) - Network resources management
  • IEEE 802.1Qav for Forwarding and Queuing for Time-Sensitive Streams (FQTSS) - Credit Based Shaper: Configurable bandwidth reservation for each traffic class
  • Jumbo Frame Management
  • MDIO, UART, AXI4-lite or CoE (Configuration-over-ethernet) management interfaces
  • MII/RMII/GMII/RGMII/SGMII/QSGMII/USXGMII interfaces for attaching to an external Physical Layer device (PHY)
  • Port-based VLAN support
  • Static MAC Table (up to 4096 entries)
  • Full-duplex 2.5/5/10 Gbps Ethernet Uplink Interfaces
  • Per-Port Rate limiting (Broadcast, Multicast and Unicast traffic)

主な資料

デバイス インプリメンテーション マトリックス

このコアの実装例の使用率メトリックです。詳細については、プロバイダにお問い合わせください。

ファミリ デバイス スピード グレード ツール バージョン HW 検証? スライス LUT BRAM DSP48 CMT GTx FMAX (Mhz)
Zynq-7000 Family XC7Z020 -1 Vivado 2018.3 6072 16418 72 0 0 0 125

IP の品質指標

一般的な情報

データ作成日 Oct 11, 2021
現在の IP リビジョン番号 18.11
現在のリビジョンのリリース日 Oct 31, 2018
初期バージョンのリリース日 Oct 29, 2018

ザイリンクス カスタマによる製品化

製品化をしたザイリンクス カスタマーのプロジェクト数 1
参照資料の有無 N

デリバラブル (成果物)

購入可能な IP 形式 Netlist, Source Code
ソース コードの形式 VHDL
ハイレベル モデルの有無 N
統合テストベンチの有無 N
コード カバレッジ レポートの有無 N
ファンクショナル カバレッジ レポートの有無 N
UCF の有無 XDC
市販の評価ボードの有無 Y
ボード上で使用した FPGA Zynq-7000
ソフトウェア ドライバーの有無 Y
ドライバーの OS サポート Yes (Linux)

インプリメンテーション

ザイリンクス製品向けのコード最適化の有無 N
カスタムの FPGA 最適化技術 None
サポートされる合成ソフトウェア ツール/バージョン Vivado Synthesis / 2015.4; Vivado Synthesis / 2017.2
スタティックタイミング解析実施の有無 Y
AXI インターフェイス AXI4-Stream, AXI4-Lite
IP-XACT メタデータの有無 Y

検証

資料検証計画の有無 No
試験方法 Directed Testing
アサーション N
収集したカバレッジ メトリック Functional
タイミング検証実施の有無 Y
タイミング検証レポートの有無 Y
サポートされるシミュレーター Xilinx lSim

ハードウェア検証

FPGA 上で検証済み Y
使用したハードウェア検証プラットフォーム SMARTzynq/SMARTmpsoc
業界標準コンプライアンス テストに合格 N
テスト結果の有無 N