製品の特長

CoolRunner II CPLD 製品の特長

CoolRunner™ II および XA CoolRunner II 1.8V CPLD ファミリは、シングルチップのインスタントオン不揮発性メモリ技術で高性能/低電力を実現する業界をリードする製品です。CoolRunner II CPLD は、DataGATE、高度な I/O、業界最小のフォームファクタ パッケージなどの革新的機能により、今日の設計課題に対応する優れたシステム ソリューションを提供します。

利点 特長
最高性能
  • 高性能と低消費電力を同時に実現
  • DualEDGE フリップフロップ
  • 確定的な I/O 間タイミング
最小消費電力
  • Fast Zero Power™ (FZP) 技術を使用する 1.8V 動作のオールデジタル コア
  • DataGATE による信号のブロックと CoolCLOCK 技術
  • 超低電力 (28.8µW)
  • パワーダウン モードを使用せずに業界で最も低いスタンバイ電流 (16µA)
システム コスト削減
  • 複数の電圧との互換性を備えた 2 個から 4 個の I/O バンク
  • 入力ヒステリシスおよびプログラマブル グランド
  • LVCMOS、HSTL、SSTL など複数の I/O 規格
  • オンザフライでリコンフィギュレーション
  • 小規模かつ低コストな QF32 および QF48 パッケージ
  • パターンの不正読み出しを防ぐ 4 段階のデザイン セキュリティ
製品一覧

CoolRunner II CPLD

  XC2C32A XC2C64A XC2C128 XC2C256 XC2C384 XC2C512
システム ゲート 750 1,500 3,000 6,000 9,000 12,000
マクロセル 32 64 128 256 384 512
最大 I/O ピン数
33 64 100 184 240 270
ピン間の最小ロジック遅延 (ns) 3.8 4.6 5.7 5.7 7.1 7.1
PDF をダウンロード
  XA2C32A XA2C64A XA2C128 XA2C256 XA2C384
システム ゲート 750 1,500 3,000 6,000 9,000
マクロセル 32 64 128 256 384
最大 I/O ピン数
33 64 100 118 118
ピン間の最小ロジック遅延 (ns) 5.5 6.7 7 7 9.2
PDF をダウンロード
資料

資料

デフォルト デフォルト タイトル ドキュメント タイプ 日付
開発者ゾーン

開発者ゾーン

AMD では、CPLD 設計者向けにデザインを構築、検証、実装するための包括的なツールを提供しています。CoolRunner II CPLD スターター ボードを利用することで、手ごろな価格でシステムを素早く構築して動作させることができます。

トレーニング/サポート