- ロジック セル最大 200,000 個
- 優れたエリア効率によりデバイス コストを削減
- ロジック、RAM、またはシフト レジスタとして構成可能
- 500MHz Smart RAM 階層
- ロジック リソースを使用せずに、ブロック RAM から複数レート FIFO を構築
- 信頼性の高いシステム向けにエラー チェック訂正 (ECC) 機能を内蔵したブロック RAM
- 外部メモリへの簡単なインターフェイス用に統合されたソース同期のサポート
- 新しい ChipSync™ ソース同期テクノロジによってボード設計が簡素化
- ChipSync は FPGA 内部の低周波数を自動的に管理
- セットアップおよびホールド タイムの問題を解消
- クロック認識 I/O
- 広範な I/O 規格をサポート
- 600Mbps シングルエンド I/O
- XCITE テクノロジの DCI (デジタル制御インピーダンス) により、コンポーネント数を削減し、ボード サイズを縮小