AR# 10023

説明

ソリューション

FROM:TO: マルチサイクル パス

FROM:TO 制約の開始点および終了点は、いずれも同期エレメントになります。また、パスが PERIOD 制約よりも低速または高速であるため、制約はマルチサイクル パスと見なされます。マルチサイクル パスは、各イネーブル クロック エッジ間に複数のサイクルがあることも表します。

次の UCF 仕様は、特定のタイム グループの使用する例です。

NET CLK PERIOD = 20;
TIMESPEC TS_MULTI = FROM SOURCE TO DESTINATION 40ns;

この制約を含むタイミング レポートの例 :

=================================================================

Timing constraint: TS_MULTI = MAXDELAY FROM TIMEGRP "SOURCE" TO TIMEGRP "DESTINATION" 40 nS;

1 item analyzed, 0 timing errors detected.

Maximum delay is 3.108ns.

---------------------------------------------------------------------------------------------------------------------------

Slack:

36.892ns path DST to DO relative to
3.106ns total path delay
0.002ns clock skew
40.000ns delay constraint

タイミング制約の詳細は、『Timing Constraints User Guide』を参照してください。 http://japan.xilinx.com/support/documentation/sw_manuals/xilinx12_1/ug612.pdf

FROM:TO : 複数クロック

FROM:TO 制約は、ソリューション 1 に説明するように複数サイクルのパスに設定できますが、クロック ドメイン間のパスにも設定できます。クロック ドメイン間のパスとは、あるクロックがデザインの一部に、別のクロックがそれ以外の部分に使用されている場合に、これら 2 つのクロック ドメインを接続するパスです。

この場合、デザインの詳細まで決定し、複数のクロック ドメインを考慮に入れる必要があります。

次に UCF 仕様の例を示します。

NET CLKA PERIOD = 20;
NET CLKB PERIOD = 15;
TIMESPEC TS_2CLKS = FROM CLKA TO CLKB 20ns;

この制約を含むタイミング レポートの例 :

=================================================================

Timing constraint: TS_2CLKS = MAXDELAY FROM TIMEGRP "CLKA" TO TIMEGRP "CLKB" 20 nS;
1 item analyzed, 0 timing errors detected.
Maximum delay is 3.289ns.

--------------------------------------------------------------------------------------------------------------------------------

Slack:

16.711ns path FFB to DO relative to
20.000ns delay constraint