UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 10025

14.x 制約 - TIG 制約を適用する方法

説明

デザインに TIG (タイミング無視) 制約を適用する方法を教えてください。

ソリューション


TIG (タイミング無視) 制約の概要

Figure 1 - Timing Ignore on a path between two flip-flops
図 1 : 2 つのフリップフロップ間のパスに TIG 制約を付けた例


NET TIG 制約は特定のネットに適用し、そのネットをタイミングに関して無視するよう指定します。FROM:TO TIG 制約は 2 つの同期グループ間にある複数のパスに適用し、それらの同期グループ間にあるすべてのネットでタイミングが無視されるよう指定されます。

NET TIG UCF 構文例 :

NET net name TIG;

FROM:TO TIG UCF 構文例 :

TIMESPEC TS_01=FROM CLKA TO CLKB TIG;

タイミング制約の詳細は、タイミング制約ユーザー ガイドを参照してください。 http://japan.xilinx.com/support/documentation/sw_manuals/xilinx12_1/ug612.pdf
AR# 10025
日付 02/07/2013
ステータス アクティブ
種類 一般
ツール
  • ISE - 10.1
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • More
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • ISE Design Suite - 13.3
  • ISE Design Suite - 13.4
  • ISE Design Suite - 14.1
  • ISE Design Suite - 14.2
  • ISE Design Suite - 14.3
  • ISE Design Suite - 14.4
  • Less
このページをブックマークに追加