UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 10167

14.x タイミング - Timing Analyzer では、DCM/DLL/PLL/MMCM の出力ジッターが考慮されますか (クロックのばらつき)

説明

Timing Analyzer で、DCM/DLL/PLL/MMCM の出力ジッターが考慮されますか。

ソリューション

Virtex-4、Virtex5、および Virtex6 デバイスのタイミング レポートでは、DCM/PLL/MMCM のジッターおよび位相エラーがクロックのばらつきとして考慮されます。DCM のジッターがないそれ以前のデバイス ファミリでは、DCM ジッターは解析およびレポートされません。
AR# 10167
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • More
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13
  • ISE Design Suite - 13.1
  • ISE Design Suite - 13.2
  • ISE Design Suite - 13.3
  • ISE Design Suite - 13.4
  • ISE Design Suite - 14.1
  • Less
このページをブックマークに追加