UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 10177

ModelSim (MXE, SE, PE) - スタンドアロンの ModelSim を使用してバックアノテートされたタイミング シミュレーションを実行する方法 (VHDL、Verilog)

説明

ModelSim を使用してバックアノテートされたタイミング シミュレーションを実行する方法を教えてください。

ソリューション


スタンドアロンの ModelSim で論理シミュレーションを実行する方法は、(ザイリンクス アンサー 1078) を参照してください。



Project Navigator からのシミュレーションの実行 (VHDL または Verilog)



Project Navigator からシミュレーションを実行すると、タイミング シミュレーションが自動的に実行されます。Project Navigator の [Sources] ウィンドウでテストベンチを選択し、[Processes] ウィンドウで [Simulate Post-Place & Route Model] プロセスを実行します。



Project Navigator からのシミュレーションの実行に関する詳細は、(ザイリンクス アンサー 18216) を参照してください。



Verilog - スタンドアロン ModelSim の実行



1. ザイリンクス シミュレーション ライブラリをコンパイルしていない場合、ライブラリをコンパイル方法は (ザイリンクス アンサー 15338) を参照してください。



2. シミュレーション モデルを作成します。



Project Navigator を使用 :

[Implement Design] に含まれる各プロセスの下に、シミュレーション モデルを生成するプロセスがあります。たとえば、[Place & Route] の下には [Generate Post-Place & Route Simulation Model] プロセスがあります。 このプロセスを実行すると NetGen ユーティリティが実行され、シミュレーション モデルとタイミング情報を含む SDF ファイルが生成されます。シミュレーション モデルと SDF ファイルのデフォルト名は、<design_name>_timesim.v および <design_name>_timesim.sdf です。プロセスを右クリックして [Process Properties] をクリックすると、モデル生成のプロパティを変更できます。[Help] をクリックすると、各プロパティの説明が表示されます。



コマンド ラインを使用 :

シミュレーション モデルは NetGen を使用して作成します。NetGen の詳細は、(ザイリンクス アンサー 17883) を参照してください。



メモ : ISE 8.1i 以降を使用している場合は、この手順はスキップできます。

3. glbl.v モジュール、生成済みシミュレーション モデル、およびテストベンチをコンパイルします。次のように入力します。

vlog $env(XILINX)/verilog/src/glbl.v <design_name>_timesim.v <testbench>.v



glbl.v モジュールの詳細は、(ザイリンクス アンサー 6537) を参照してください。



4. ModelSim にデザインを読み込み、シミュレーション モデルのコンポーネントのビヘイビアーを定義する Verilog SimPrim モデルを -L オプションを使用して指定します。glbl も読み込む必要があります。

vsim -t ps -L simprims_ver work.<testbench> work.glbl



タイミング情報を含む SDF ファイルは自動的に読み込まれます。詳細は、(ザイリンクス アンサー 10651) を参照してください。



メモ : シミュレーションの開始時に、glbl.v によりグローバル セット/リセット (GSR) が自動的に 100ns 間パルスされます。詳細は、(ザイリンクス アンサー 6537) を参照してください。



VHDL - スタンドアロンModelSim の実行

1. ザイリンクス シミュレーション ライブラリをコンパイルしていない場合、ライブラリをコンパイル方法は (ザイリンクス アンサー 15338) を参照してください。



2. シミュレーション モデルを作成します。



Project Navigator を使用 :

[Implement Design] に含まれる各プロセスの下に、シミュレーション モデルを生成するプロセスがあります。たとえば、[Place & Route] の下には [Generate Post-Place & Route Simulation Model] プロセスがあります。 このプロセスを実行すると NetGen ユーティリティが実行され、シミュレーション モデルとタイミング情報を含む SDF ファイルが生成されます。シミュレーション モデルと SDF ファイルのデフォルト名は、<design_name>_timesim.vhd および <design_name>_timesim.sdf です。プロセスを右クリックして [Process Properties] をクリックすると、モデル生成のプロパティを変更できます。[Help] をクリックすると、各プロパティの説明が表示されます。



コマンド ラインを使用 :

シミュレーション モデルは NetGen を使用して作成します。NetGen の詳細は、(ザイリンクス アンサー 17883) を参照してください。



3. 生成済みシミュレーション モデルおよびテストベンチをコンパイルします。次のように入力します。

vcom -93 <design_name>_timesim.vhd testbench.vhd



4. デザインと SDF (標準遅延フォーマット) ファイルを読み込みます。

vsim -t ps -sdfmax /UUT=<design_name>_timesim.sdf work.testbench

SDF ファイルの読み込みに関する詳細は、(ザイリンクス アンサー 10651) を参照してください。



メモ : シミュレーションの開始時に、シミュレーション モデルによりグローバル セット/リセット (GSR) が自動的に 100ns 間パルスされます。詳細は、(ザイリンクス アンサー 5009) を参照してください。
AR# 10177
日付 04/16/2012
ステータス アーカイブ
種類 一般
このページをブックマークに追加