UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 102

FPGA コンフィギュレーション - DONE が High にならない (XC4000 に関する一般的なデバッグのヒント)

説明

キーワード : configuration, XC4000, debug, done, high, コンフィギュレーション, デバッグ, DONE, High

重要度 : 標準

概要 :
XC4000 のコンフィギュレーションに関する一般的なデバッグのヒントを示します。

このアンサーは XC4000 デバイスでどのようにコンフィギュレーションが行われるかを理解している方を対象として書かれていますので、このアンサーを読む前にプログラマブル ロジック データブックのコンフィギュレーションに関するセクションを読んでおくことをお勧めします。

ソリューション

XC4000 デバイスの DONE ピンは、次の条件が満たされた場合に High になります。

1. FPGA の内部コンフィギュレーション メモリがフルになる。

2. コンフィギュレーションのレングス カウントが完全に一致する。

レングス カウントが一致したことを判断するカウンタは、プリアンブルの後の最初のクロックではなく、一番最初のクロックからカウントを始めるので、これは重要です。

つまり、プリアンブルの前にストレイ ビットがあったり、最初のクロックの時点でデータ ソースの準備が完了していない場合、クロック数をカウントする内部カウンタが読み込まれるデータ ビット数よりも 1 つ進んでしまいます。 そのため、コンフィギュレーションの最後で、24 ビット カウンタがターミナル カウントを超し、レングス カウント レジスタに保存されているレングス カウントに戻るまで、2 番目の条件が満たされません。 その結果、FPGA は (2^24 * cclk の周波数) 秒以上 DONE が High になりません。

最初のクロックまでにデータの準備が不可能な場合は、レングス カウントにバッファを追加すると問題を回避できます。

また、次を確認してください。

XChecker では、PWR およびグランド接続から電力が供給されると予測されることに注意してください。

ダウンロード ケーブルを使用する場合、LCA がスレーブ モード (M0=M1=M2=High) にコンフィギュレーションされているか。

DONE ピンには内部プルアップまたは外部プルアップのどちらが追加されているか。 ダウンロード ケーブルでは、DONE ピンはプルアップされません。

PROG および INIT ピンはプルアップされているか。

デフォルトの Make ビットのオプションを次に示します。

CRC Disable (1)
Cfgosc F1Mhz
Donepin Nopullup (2)
Readcapture Disable
Startupclk CCLK
Synctodone No
Outputsactive State1
GSRactive State2
Doneactive State0

1. CRC がイネーブルの場合、コンフィギュレーション中にデータ フレーム エラーが検出されると、INIT ピンが Low になります。

2. 外部プルアップを使用していない場合は、Pullup をアクティブにします。

詳細については、ユーザー ガイドおよびチュートリアルを参照してください。
AR# 102
作成日 08/31/2007
最終更新日 09/07/2010
ステータス アーカイブ
タイプ 一般