UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 10420

12.1 制約 - デザインで PERIOD 制約を使用する場合について

説明

どのような場合にデザインで PERIOD 制約を使用すればよいのでしょうか。

ソリューション

PERIOD 制約 (クロック周期の仕様) は、ネットでクロックが供給されるパスのタイミングを確認します (指定のネットでクロックが供給されるレジスタまでのすべてのパス)。PERIOD 制約は、指定したクロック信号でクロックが供給されるエレメント間のパスに許容される時間を定義するために使用します。PERIOD 制約は、同期エレメント間のすべてのパスに対して適用されます。

PERIOD 制約は、クロック ネットに設定されます。レジスタのクロック ピンにおけるクロック ネットの反転がタイミング解析ツールで自動的に考慮される点が、FROM:TO とは異なります。

次の図でクロック ネットに設定された PERIOD 制約は、クロック ネットに対してセットアップまたはホールドのタイミング制約が設定されたピンまでのすべてのパスで、遅延を確認します。イネーブルがクロックに同期している場合、このパスには D1 から CLB1.D までのパス、CLB1.Q から CLB2.D までのパス、EN から CLB2.EC までのパスが含まれます。

図 1 - PERIOD 制約のパス

3.1i ソフトウェアからは、pad-to-register パスがセットアップ要件に対して確認されなくなりました。たとえば、D1 から CLB1 のピン D までのパスは PERIOD 制約には含まれません。

したがって、デザインには、デザイン内のすべてのクロックに適用される PEROID 制約を含める必要があります。

タイミング制約の詳細は、『Timing Constraints User Guide』を参照してください。 http://japan.xilinx.com/support/documentation/sw_manuals/xilinx12_1/ug612.pdf

AR# 10420
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加