UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 10427

12.1 制約 - デザインで TIG 制約を使用する場合について

説明

どのような場合にデザインで TIG 制約を使用すればよいのでしょうか。

ソリューション

FROM:TO 制約を使用する場合は、制約するパスの開始点と終点を指定します。これらの点は、パッド、フリップフロップ、ラッチ、RAM、またはユーザーが指定した同期ポイント (TPSYNC を参照) のいずれかである必要があります。

複数の終端地点をグループ化するには、オブジェクトまたはオブジェクトへの入力となるネットに TNM 属性を設定します。マクロでは TNM が伝搬され、関連したすべてのオブジェクトに設定されます。TIMEGRP を使用すると、複数の TNM またはほかの TIMEGRP を 1 つにまとめることができます。または、同じ文字列で始まる出力ネットを含むオブジェクトなど、同じパターンを持つオブジェクトを 1 つにまとめて新しいグループを作成することもできます。

図1 は、FROM:TO 制約の適用範囲を示した単純な例です。

図 1 - FROM-TO 制約の回路図例

FROM:TO 制約は、PERIOD 制約とは異なるタイミングを指定する場合に使用します。たとえば、デザインの一部を PERIOD 制約の要件よりも遅くする必要がある場合、その要件を FROM:TO 制約で指定します。

タイミング制約の詳細は、『Timing Constraints User Guide』を参照してください。 http://japan.xilinx.com/support/documentation/sw_manuals/xilinx12_1/ug612.pdf

AR# 10427
日付 02/21/2013
ステータス アクティブ
種類 一般
このページをブックマークに追加