UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 10453

CPLD XC9500/XL/XV CoolRunner-II/XPLA3 - グローバルリソースの使用方法 (GCK、GTS、GSR)

説明

CPLDにはクロッキング (GCK)、セット/リセット (GSR)、出力イネーブル (GTS)など、専用配線に接続されているピンがあります。 

これらのピンには汎用 I/O 機能もあるので、ピンが専用敗戦を使用していることを確認するにはどうすればよいでしょうか。

ソリューション

専用配線を使用するには、信号に適切なピンを割り当て、フィット プロセスのプロパティで [Use Global CLK/GSR/OE] オプションがイネーブルになっていることを確認します。

ピンと専用リソースの間にロジックがない限り (インバーターは例外)、ツールによって自動的に専用配線が使用されます。

たとえば、[resetpin and counter(6)] によってリセットされたレジスタの場合、GSR ピンとレジスタのリセット ポートの間にロジックはないので、専用配線は使用されません。

しかし、[not resetpin] でリセットされたレジスタは専用配線を使用します。

専用ロジックが使用されたことを確認するには、フィルター レポートをチェックします。

その最初のページに次のようなセクションがあるはずです。

** Global Control Resources **

Signal 'fclk' mapped onto global clock net GCK1.

Global output enable net(s) unused.

Global set/reset net(s) unused.

専用リソースが使用されている場合は、上記にリストされます。

クロック、リセット、出力イネーブルを内部で生成し、それらを別の方法でグローバル配線に配置できます。詳細は (Xilinx Answer 5572) を参照してください。

AR# 10453
日付 09/19/2017
ステータス アクティブ
種類 一般
デバイス
  • 9500
  • 9500XL
  • 9500XL IQ
  • More
  • 9500XL XA
  • 9500XV
  • CoolRunner XPLA3
  • CoolRunner-II
  • CoolRunner-II XA
  • Less
このページをブックマークに追加