説明

ソリューション

パッドからレジスタへのパスの外部セットアップ タイムの算出方法

Tsu(ext) = T(data_path) + Tsu(int) - T(clock_path)
T(data_path) = 最大データ パス遅延
Tsu(int) = 内部レジスタのセットアップ タイム
T(clock_path) = 最小クロック パス遅延

パッドからレジスタへのパスの外部ホールド タイムの算出方法 :

Th(ext) = T(clock_path) + Th(int) - T(data_path)
T(data_path) = 最小データ パス遅延
Th(int) = 内部レジスタのホールド タイム
T(clock_path) = 最大クロック パス遅延
次の図は、外部セットアップ タイムおよびホールド タイムの例を示しています。

タイミング制約の詳細は、『Timing Constraints User Guide』を参照してください。 http://japan.xilinx.com/support/documentation/sw_manuals/xilinx12_1/ug612.pdf