AR# 10979

Virtex-II/-II Pro/-4/Spartan-3 MAP LogiCORE PCI - 「ERROR:LIT:163 - Virtex PCILOGIC macro PCILOGIC symbol "PCI_LC/ OUT_CE/ MAGICBOX"...is an invalid component in Virtex-II architecture」というエラー メッセージが表示される

説明


Virtex-II、Virtex-II Pro、または Spartan-3 に PCI v3.x コアをターゲットにすると、MAP で次のようなエラー メッセージが表示されます。

"ERROR:LIT:163 - Virtex PCILOGIC macro PCILOGIC symbol "PCI_LC/OUT_CE/MAGICBOX" (output signal=PCI_CORE/PCI_LC/OUT_CE/HARD_CE) is an invalid component in Virtex2 architecture."

ソリューション


このエラーは、コアで特化されたロジックがイネーブルに設定されており、ターゲット デバイスが Virtex-II、Virtex-II Pro、Virtex-4 の場合に発生します。このロジックは PCILOGIC と呼ばれます。このロジックは、Virtex、Virtex-E、Spartan-II/-E、および Spartan-3/-3E/-3A デバイスにのみ含まれます。Spartan-3 には PCILOGIC リソースが含まれていますが、このコアでは使用されません。この特化デバイス リソースは、出力クロック イネーブル信号を生成するために使用されます。PCILOGIC リソースをいつ使用するかについては、『LogiCORE IP Initiator/Target v3.1 for PCI Getting Started Guide』の「Datapath Output Clock Enable」セクションを参照してください。この問題を修正するには、4 つの方法があります。

ソリューション 1

cfg.v または cfg.vhd ファイルで Bit 251 を 0 ではなく 1 に設定します。Bit 251 を 1 に設定すると、PCILOGIC はディスエーブルになります。

このエラーは、出力クロック イネーブルの生成に、汎用リソース (LUT) または PCILOGIC を使用するという 2 つのオプションがあるために発生します。これは、コンフィギュレーション ファイルの Bit 251 でどちらかを選択します。Virtex、Virtex-E、Spartan-II/-IIE、および Spartan-3A/-3E では、どちらのオプションでも使用できます。高速動作には、PCILOGIC を使用した方がタイミングが向上します。ただし、PCILOGIC は 1 つのデバイスに 2 つ (左右に 1 つずつ) しかありません。たとえば、V2000E デバイスに 4 つコアが必要な場合、4 つのうちの 2 つにしか PCILOGIC を使用できません。残りの 2 つには、汎用リソースを使用することになります。

Virtex-II、Virtex-II Pro、Virtex-4、および Spartan-3 では、汎用リソース オプションが適切です。これらのアーキテクチャでは PCILOGIC リソースは不要であり、Virtex-II/-II Pro/-4 には含まれていないからです。PCILOGIC をコアでイネーブルにすると、上述のエラーが発生します。

ソリューション 2

この問題が PING の例で発生している場合、ping_cfg.vhd または ping_cfg.v ファイルを編集する必要があります。これらのファイルは、/example/source ディレクトリにあります。前述のとおり、Virtex-II、Virtex-II Pro、Virtex-4、Spartan-3 では、Bit 251 を 1 に設定してください。

ソリューション 3

Bit 251 をロジック 1 に設定しても問題が解決しない場合は、MAP で -u オプションを使用していないことを確認してください。-u オプションは、未接続のロジックが最適化で削除されないように設定するためのものです。Virtex-II、Virtex-II Pro、Virtex-4、および Spartan-3 デバイスでは、PCI コアを正しく機能させるために MAP でコアの PCILOGIC を削除する必要があります。-u オプションが使用されていない場合は、このエラーは発生しません。

ソリューション 4

ISE 10.1 では、コアのネットリスト内の PCILOGIC インスタンスに SAVE が設定されているためにこのエラーが発生します。この場合、XIL_MAP_OLD_SAVE 環境変数を 1 に設定する必要があります。コアのネットリストは、この問題が発生しないように ISE 11.1 でアップデートされる予定です。

ソリューション 5

Virtex-4 デバイスをターゲットにし ChipScope で PCI Monitor 信号を使用している場合にもこのエラーが発生する可能性があります。PCI Monitor で元々使用可能な信号をデバッグするために ChipScope を使用するには、PCI Monitor からのものではなく実際の信号を使用し、フリップフロップ (FDPE) の後にスコープする必要があります。


改訂履歴

2008/05/14- ソリューション 4 を追加、一般的なアップデート

2012/9/14 - Virtex-4 デバイス上での PCI Monitor 信号の ChipScope での使用に関する情報を追加
AR# 10979
日付 12/15/2012
ステータス アクティブ
種類 一般