UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 11069

5.1i XST - LUT を初期化するための INIT 属性の使用方法

説明

キーワード : INIT, LUT, syntax, XST, 構文, シンタックス

重要度 : 標準

概要 :
LUT を初期化するための INIT 属性の使用方法

ソリューション

1

LUT の初期化方法に関する一般情報については、次のサイトにて、『ライブラリ ガイド』の LUT に関するセクションを参照してください。
http://support.xilinx.co.jp/support/library.htm

Verilog 構文

module top (O, I0, I1, I2, I3);
input I0, I1, I2, I3;
output O;

LUT4 U1 (.O(O), .I0(I0), .I1(I1), .I2(I2), .I3(I3));
// synthesis attribute INIT of U1 is "8000"
endmodule

2

LUT の初期化方法に関する一般情報については、次のサイトにて、『ライブラリ ガイド』の LUT に関するセクションを参照してください。
http://support.xilinx.co.jp/support/library.htm

VHDL 構文

library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity test is
port (
I0 : in std_logic;
I1 : in std_logic;
I2 : in std_logic;
I3 : in std_logic;
O : out std_logic);
end test;

architecture behavioral of test is

component LUT4
port (
I0 : in std_logic;
I1 : in std_logic;
I2 : in std_logic;
I3 : in std_logic;
O : out std_logic);
end component;

attribute INIT : string;
attribute INIT of u1 : label is "8000";

begin
u1 : LUT4 port map(I0 => I0, I1 => I1, I2 => I2, I3 => I3, O => O);
end behavioral;
AR# 11069
日付 04/20/2007
ステータス アーカイブ
種類 一般
このページをブックマークに追加