UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 11132

回路図 - EDIF ネットリスト (.edn) の ISE 回路図シンボルを作成する方法(ブラック ボックス)

説明

EDIF ネットリストのシンボルを作成するにはどうすればよいでしょうか。

ソリューション


ECS 回路図ツールには VHDL/Verilog ネットリスト出力があります。このため、このネットリストに対しては次のようにブラック ボックスを作成する必要があります。



VHDL

1. EDIF ファイルを開き、最上位コンポーネントのポート宣言を検索します。これらのポート名は VHDL ファイルに入力します。

例 :

(cell rom2x1

(cellType GENERIC)

(view NetList

(viewType NETLIST)

(interface

(port a0 (direction INPUT))

. . .



2. EDIF ファイルでのエンティティおよびポート名を使用して VHDL ファイルを作成し、architecture 文はブランクにしておきます。

例 :

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;



entity rom2x1 is

Port (a0 : in std_logic;

d0 : out std_logic);

end rom2x1;



architecture behavioral of rom2x1 is



begin

end behavioral;



3. この VHDL ファイルを VHDL モジュールとしてプロジェクトに追加します。

4. VHDL ファイルをハイライトし、[Design Entity Utilities][Create Schematic Symbol] をクリックします。

5. 回路図でこのシンボルを使用します。デザインをインプリメントする際、このネットリストが同じプロジェクト ディレクトリにあることを確認します。NGDBuild により外部ネットリストが最上位デザインにマージされます。



回路図シンボルの作成には次の手順に従ってください。

EDIF ネットリストから <filename>.ngo を作成するには EDIF2NGD を使用します。EDIF2NGD.exe は EDIF ネットリスト (.edn、.edo、.edf) を NGO ファイルに変換します。

2. 新しく作成された <filename>.ngo ファイルから <filename>.spl ファイルを作成するには NGD2SPL を使用します。NGD2SPL.exe は NGO ファイルを解析し SPL ファイルを作成します。このファイルはシンボルの入力、出力、双方向ピン、および属性を記述したテキスト形式のファイルです。また、XST でこのシンボルが ブラック ボックスとして処理されるように、NGD2SPL は BOX_TYPE=BLACK_BOX 属性を追加します。

3. 新しく作成された <filename>.spl ファイルから <filename>.sym ファイルを作成するには SPL2SYM を使用します。SPL2SYM.exe は SPL ファイルを読み込み ECS シンボル ファイル (SYM) を作成します。



これら 3 つのプログラムを 1 度に実行するバッチ ファイルはこちらからダウンロードできます。

http://www.xilinx.com/txpatches/pub/utilities/M1_pc/edif2sym.zip


Project Navigator のシミュレーション言語が Verilog に設定されている場合は、追加のモジュール宣言ファイルを作成してプロジェクトに追加する必要があります。



4. 新しく作成された <filename>.sym ファイルから <filename>.v を作成するには Sym2Verilog を実行します。



Sym2Verilog.exe には、最初の引数にシンボル ファイル (.sym) の基本名が必要です。Sym2Verilog は SYM ファイルを読み込み、モジュール インスタンシエーションを含む Verilog ファイルを作成します。



<filename>.v は [Project] → [Add Source] をクリックして Project Navigator プロジェクトに追加する必要があります。



メモ 1 : この方法は、Aldec、BLIF2Net、CORE Generator、Exemplar、OrCAD、および Viewlogic で作成された EDIF ファイルでテスト済みです。 NGD2EDIF で作成された EDIF ファイルは EDIF2NGD では使用できないので、この方法でシンボルを作成することはできません。

メモ 2 : 最上位 EDIF ファイルはこのフローでは使用できない場合があります。上述のフローで最上位ネットリストに対して回路図シンボルを裂く作成することができますが、ネットリストにポート定義ではなく I/O バッファ (IBUF、OBUF など) および I/O パッド (IPAD、OPAD など) が含まれている場合、インプリメンテーションは NGDBuild 実行中にエラーが発生します。このフローをエラーなしにインプリメントするには、最上位 CELL のインターフェイス セクションにポート文を含めるよう、EDIF ネットリストを変更する必要があります。

メモ 3 : Foundation 3.3i およびそれ以前のバージョンの BLIF2Net (ABL2EDIF の下位プログラム) から生成した EDIF ファイルには、現在のバージョンの NGDBuild では処理できない暗号化されたセル名が含まれています。詳細は (ザイリンクス アンサー 13507) を参照してください。

メモ 4 : 既存の NGO または NGC ファイルがある場合は、手順 1 の EDIF2NGD をスキップすることはできません。

メモ 5: シンボル バス ピンのインデックスは括弧で囲っておく必要があります。ネットリストのバスに < > または [ ] の括弧が使用されている場合、シンボルを変更して、バス名で括弧を使用するように (「 Q(3:0)」など) 変換する必要があります。



1. [File][New][Symbol] をクリックしてシンボルを作成します。

2. シンボルを編集するウィンドウで、該当ピンを追加します ([Add] → [Pin])。追加したピン名が EDIF ファイルのポート名と一致していることを確認します。

3. シンボル シートを右クリックして [Object Properties] を選択します。、

4. [Symbol Properties] ウィンドウで [New] をクリックします。

5. [New Attribute] ウィンドウの [Attribute Name] および [Attribute Value] フィールドで「black_box」と入力します。[Attribute Value Type] は「String」のままにしておきます。[OK] をクリックします。

6. [Symbol Properties] ウィンドウで新しく追加したブラック ボックスを選択し、[Edit Traits] をクリックします。

7. ISE プロジェクトの中間 HDL の設定により、Verilog または VHDL を選択します。どちらか分からない場合は両方を選択します。[Write this attribute] オプションをオンにします。

8. 適宜シンボルの図およびテキストを設定して終了します。シンボル シートを保存して閉じます。

9. 新しく作成したシンボルを回路図シートに追加して適宜接続します。



メモ : Verilog が中間 HDL 言語に使用されている場合は、モジュール ポートを宣言する必要があります。この確認を行うには、[Design Utilities] を右クリックし [View HDL Functional Model][Properties] をクリックします。モジュールと同じ基本名で Verilog ファイルを作成して、それをプロジェクト ディレクトリに保存すると、モジュール ポートを宣言することができます。ラッパー ファイルに ポート名を含むモジュール宣言が含まれます。



例 : ファイル名は tenths.v

module tenths (AINIT, CE, CLK, Q, Q_THRESH0);

input AINIT;

input CE;

input CLK;

output [3:0] Q;

output Q_THRESH0;

endmodule
AR# 11132
日付 12/15/2012
ステータス アクティブ
種類 一般
ツール
  • ISE - 10.1
  • ISE Design Suite - 11.1
  • ISE Design Suite - 11.2
  • More
  • ISE Design Suite - 11.3
  • ISE Design Suite - 11.4
  • ISE Design Suite - 11.5
  • ISE Design Suite - 12.1
  • ISE Design Suite - 12.2
  • ISE Design Suite - 12.3
  • ISE Design Suite - 12.4
  • ISE Design Suite - 13
  • ISE Design Suite - 13.1
  • ISE - 8.1i
  • ISE - 8.1i sp1
  • ISE - 8.1i sp2
  • ISE - 8.1i sp3
  • ISE - 8.2i
  • ISE - 8.2i sp1
  • ISE - 8.2i sp2
  • ISE - 8.2i sp3
  • ISE - 9.1i
  • ISE - 9.1i sp1
  • ISE - 9.1i sp2
  • ISE - 9.1i sp3
  • ISE - 9.2i
  • ISE - 9.2i sp1
  • ISE - 9.2i sp2
  • ISE - 9.2i sp3
  • ISE - 9.2i sp4
  • Less
このページをブックマークに追加