UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 11213

4.1i Virtex MAP - INIT=R の FDS と INIT=S の FDR が IOB に正しくマップされない

説明

キーワード : Spartan-II, FDR, FDS, INIT, IOB, wrong, logic, map, ロジック, マップ

重要度 : 標準

概要 :
Spartan-II デザインには、INIT=R の付いた FDS と INIT=S 付いた FDR の両方があります。 ただし、これらは IOB にマップされるため、正しいロジックが生成されません。

INIT=R の付いた FDS は、IOB で FDR になります。
INIT=S の付いた FDR は、IOB で FDS になります。

ただし、これらは CLB では正しくインプリメントされます。

ソリューション

ハードウェアの場合、IOB レジスタ エレメントに SR 用のピンが 1 つあります (FPGA Editor 参照)。

レジスタ エレメントにこのピンがあるため、INITSTATE は SR 信号が High になるときにハードウェアがレジスタをセットするか、クリアするかを決定します。 IOB レジスタの場合、ユーザーが指定した INITSTATE 値は、論理シンボルが FDR か FDS かにかかわらず優先されます。 これにはハードウェア上の制限があります。

スライス ハードウェアの場合、レジスタには SR に関連したピンが 2 つあるため、状況が異なります。

I/O レジスタに対する INITSTATE のデフォルト値を変更する場合には注意が必要です。 この場合の解決策としては、レジスタに IOB=FALSE を付けます。

4.1i 以降のリリースではソフトウェアが変更され、次のようなビヘイビアがあります。

- SR 接続とは矛盾する INITSTATE がレジスタにある場合、Virtex ではそのレジスタは IOB にパックされません。
- レジスタが IOB に指定されている場合、Virtex ではユーザー エラーが発生します。
AR# 11213
日付 08/20/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加