UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 11255

3.1i Virtex-II PAR - 差動クロック入力が正しく配線されない場合がある

説明

キーワード : clock, differential, router, routed, クロック, 差動, 配線

重要度 : 標準

概要 :
PAR で差動クロック入力を正しく配線できない。 この問題は、IBUFGDS_LVDS_33 が DCM の CLKIN ピンをフィードするような場合に起こり、PAR では配線リソースが正しく使用されません。

ソリューション

この問題は、最新版の 3.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
修正は、3.1i サービス パック 8 以降に含まれます。
AR# 11255
日付 10/21/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加