UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!
  1. Xilinx - Adaptable. Intelligent.
  2. サポート
  3. AR# 11400: Foundation ISE 3.1i ECS - デザイン フローでマクロを作成すると、「Vhdl ( top.sch ) ERROR: Missing pin for I/O marker on net d(0)」というエラー メッセージが表示される

AR# 11400

Foundation ISE 3.1i ECS - デザイン フローでマクロを作成すると、「Vhdl ( top.sch ) ERROR: Missing pin for I/O marker on net d(0)」というエラー メッセージが表示される

説明

キーワード : Foundation, ISE, 3.1i, macro, schematic, I/O, marker, pin, マクロ, 回路図, マーカー, ピン

重要度 : 標準

概要 :
Foundation ISE 3.1i で、シミュレーション用に回路図デザインにマクロを作成しています ([Create Schematic Symbol] を使用)。 回路に変更を加えた後、アップデートせずに [Check Design Rules] をダブルクリックすると、次のエラー メッセージが表示されます。

「Vhdl ( top.sch ) ERROR: Missing pin for I/O marker on net d(0).」

ソリューション

1

このエラーを回避するには、[Create Schematic Symbol] をダブルクリックしてマクロをアップデートしてください。 シンボルが既に作成されていることを示す警告メッセージが表示されたら、 [OK] をクリックして上書きします。

2

最上位ファイルに SYM ファイルがないことを確認してください。
AR# 11400
日付 08/15/2002
ステータス アーカイブ
種類 一般

このウェブサイトを使用することで、cookie の使用を承諾したことになります。   詳細

このページをブックマークに追加