UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 11421

3.1i SP7/SP8 Virtex PAR - V2000 デザインでのタイミング スコアの逸脱

説明

キーワード : score, router, routing, timing, diverge, worse, スコア, ルータ, 配線, タイミング, 逸脱, 悪化

重要度 : 標準

概要 :
配線中にタイミング スコアが逸脱し、反復するごとに悪化していきます。

この問題は、サービス パック 7 で変更された PWR/GND 配線によって発生します。詳細は、(Xilinx Answer 10867) を参照してください。

メモ : この問題が発生するのは、Virtex、Virtex-E、および Spartan-II デバイスのみです。

ソリューション

1

この問題は、4.1i で修正されています。4.1i では、このアンサーで挙げた問題と (Xilinx Answer 10867) の問題が修正されています。

2

3.1i サービス パック 8 で使用できる緊急パッチを次のサイトから入手できます。

PC の場合 :
http://www.xilinx.com/txpatches/pub/swhelp/M3.1i_updates/par_pc_11421.zip

Solaris の場合 :
http://www.xilinx.com/txpatches/pub/swhelp/M3.1i_updates/par_sol_11421.tar.gz

インストールするには、XILINX インストール ディレクトリの構造はそのままで、ディレクトリ内で解凍します。

メモ : このパッチを使用すると、(Xilinx Answer 10867) の問題を再度発生させる可能性があります。PAR の完了後、ロードのない未配線の PWR/GND ネットがデザインに含まれます。 問題を回避するには、このアンサーを参照してください。
AR# 11421
日付 10/22/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加