UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 11531

3.1i Virtex-II スピード ファイル - 差動バッファの遅延が不正

説明

キーワード : time_sim, edn, LVDS, ibufds

重要度 : 標準

概要 :
Virtex-II のスピード ファイルで、差動入力ピンのペア両方に対する対称的な遅延がレポートされていません。 この情報は、time_sim ファイルにレポートされています。

このビヘイビアは、time_sim.edn ファイルの一部に次のように表示されます (注意 : portInstance IB には値がありません)。

(instance (rename &_I10 "$I10")
viewRef view_1 (cellRef x_ibufds (libraryRef SIMPRIMS)))
(portInstance O
property RISE (integer 697)(unit TIME) (owner "Xilinx"))
(property FALL (integer 697)(unit TIME) (owner "Xilinx")))
(portInstance IB)
(portInstance I
(property RISE (integer 685)(unit TIME) (owner "Xilinx"))
(property FALL (integer 685)(unit TIME) (owner "Xilinx"))))

ソリューション

この問題は最新のサービス パックで修正されています。サービス パックは http://support.xilinx.co.jp/support/techsup/sw_updates で入手してください。 この問題は 3.1i サービス パック 8 で修正済みです。
AR# 11531
日付 08/26/2002
ステータス アーカイブ
種類 一般
このページをブックマークに追加