UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 11537

6.1i/5.1i UNISIMS - CLKDLL/DCM DIVIDE プロパティを 2 以外に設定するとシミュレーションがうまくいかない (VHDL)

説明

キーワード : ModelSim, CLKDLL, CLKDV_DIVIDE, attribute, Functional, Simulation, UniSim, 属性, ファンクション, シミュレーション

重要度 : 標準

概要 :
2 以外の除数を使用して DCM/DLL のクロック分割ファンクションをシミュレーションしたのに、シミュレータで入力クロック信号が 2 で分割されて表示されます。

ソリューション

VHDL の場合、CLKDLL のコンポーネント宣言の generic 部分に CLKDV_DIVIDE マッピングが含まれている必要があります。

例 :

component CLKDLL
generic (
CLKDV_DIVIDE : real := 8.0
);
port(
clkin: in STD_LOGIC;
clkfb: in STD_LOGIC;
rst: in STD_LOGIC;
clk0: out STD_LOGIC;
clk90: out STD_LOGIC;
clk180: out STD_LOGIC;
clk270: out STD_LOGIC;
clk2: out STD_LOGIC;
clkdv: out STD_LOGIC;
locked: out STD_LOGIC
);
end component;

AR# 11537
日付 10/16/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加