You are using a deprecated Browser. Internet Explorer is no longer supported by Xilinx.
ソリューション
製品
サポート
ソリューション
製品
サポート
テクノロジー別ソリューション
AI 推論の高速化
戻る
AI 推論の高速化
ザイリンクス AI の利点
ザイリンクス AI ソリューション
ザイリンクス AI で開発を開始
ビデオ AI 分析
ネットワーキング
アプリ ストア
各業界向けのソリューション
航空宇宙/高信頼性製品
戻る
航空宇宙/防衛
概要
アビオニクス/UAV
デジタル レーダー/EW
軍用通信と衛星通信
宇宙
オートモーティブ
戻る
オートモーティブ
概要
ADAS
自動運転
電動化とネットワーク
車載システム
ブロードキャストと業務用 A/V
戻る
ブロードキャストと業務用 A/V
概要
AV over IP
カメラ
コンバーターおよび KVM
エンコーダー/デコーダー
プロフェッショナル オーディオ システム
業務用ディスプレイ/サイネージ
プロジェクション システム
ルーター/スイッチャー
サーバーおよびストレージ
伝送および変調
ビデオ会議システム
ビデオ プロセッシング カード
民生電子機器
戻る
民生電子機器
概要
AV & エンターテイメント
プリンター
ホーム & ライスタイル
データセンター
戻る
データセンター
概要
計算用ストレージ
データベースおよびデータ分析
金融テクノロジ
高性能コンピューティング
ネットワーキング
ビデオおよび画像処理
エミュレーション/プロトタイピング
戻る
エミュレーション/プロトタイピング
概要
ASIC のエミュレーション
FPGA ベースのプロトタイピング
産業用機器
戻る
産業機器
概要
3D プリンターと積層造形技術
ヒューマン マシン インターフェイス
I/O モジュールおよびスマート センサー
IIoT ゲートウェイとエッジ アプライアンス
IIoT エッジ ノードを使用する産業用制御
マシンおよびコンピューター ビジョン
駆動装置およびモーター制御
ロボット産業
スマート グリッド
電車/鉄道
ビデオ監視システム
ヘルスケア / 医療機器
戻る
ヘルスケア / 医療機器
概要
医療施設用除細動器および自動体外式除細動器 (AED)
診断および臨床用の内視鏡画像処理
ヘルスケア AI
CT、MRI、PET 医療画像処理
医療用超音波画像処理
マルチパラメーター患者モニターと心電図 (ECG)
その他の医療機器
ロボット支援手術
医療機器の安全性/セキュリティ/パートナー ソリューション
テストおよび計測機器
戻る
テストおよび計測機器
概要
半導体自動テスト装置
テストおよび測定装置
ワイヤード/ワイヤレス テスト装置
ワイヤード/ワイヤレス 通信
戻る
ワイヤード/ワイヤレス 通信
概要
ネットワーク セキュリティ
テレコム アクセラレーション
テレコミュニケーション
ワイヤレス
ソリューション
製品
サポート
製品カテゴリ
デバイス
戻る
デバイス
シリコン デバイス
ACAP
FPGA および 3D IC
SoC、MPSoC、RFSoC
コスト重視製品ポートフォリオ
ボードとキットの評価
戻る
ボードとキットの評価
ボードとキット検索
評価ボード
System-on-Modules (SOMs)
FPGA メザニン カード
ボードとキットの付属品
アクセラレータ
戻る
アクセラレータ
データセンター アクセラレータ カード
計算用ストレージ
テレコム アクセラレータ
イーサネット アダプター
戻る
イーサネット アダプター
Alveo SN1000 SmartNIC
Alveo U25 SmartNIC
NIC X2 シリーズ オフロード
NIC 8000 シリーズ オフロード
ソフトウェア開発
戻る
ソフトウェア開発ツール
Vitis™ ソフトウェア プラットフォーム
Vitis™ AI
Vitis™ アクセラレーション ライブラリ
レガシ ツール
ソフトウェア開発リソース
開発者サイト - developer.xilinx.com
ザイリンクスのアクセラレータ プログラム
ザイリンクス コミュニティ ポータル
リファレンス アプリ
ハードウェア開発
戻る
ハードウェア開発ツール
Vivado® Design Suite
IP
System Generator
MATLAB & Simulink アドオン
ハードウェア開発リソース
開発者サイト - developer.xilinx.com
シリコン評価ボード
デザイン ハブ
デザインおよびデバッグ ブログ
エンベデッド開発
戻る
エンベデッド開発
エンベデッド ソフトウェア/エコシステム
Xilinx Wiki デザイン サンプル
Xilinx GitHub
ザイリンクス コミュニティ ポータル
コア テクノロジ
戻る
コア テクノロジ
コア テクノロジ一覧
3D IC
コンフィギュレーション ソリューション
コネクティビティ
デザイン セキュリティ
DSP
DFX (Dynamic Function eXchange)
イーサネット
機能安全
高速シリアル
機械学習
メモリ
画像処理向け MIPI コネクティビティ
PCI Express
消費電力削減
プロセッシング ソリューション
RF サンプリング
シグナル インテグリティ
システム モニター/XADC
アプリ ストア
製品の詳細
開発者サイト - developer.xilinx.com
品質と信頼性
Powered By Xilinx
ソリューション
製品
サポート
サポートおよびサービス
サポート
戻る
サポート
サポート ホームページ
ナレッジ ベース
資料
コミュニティ フォーラム
サービス ポータル
デザイン ハブ
Versal ACAP デザイン プロセス資料
ダウンロードとライセンス
サービス
戻る
サービス
トレーニング
ダウンロードとライセンス
製品の返品
ユニバーシティ プログラム
パートナー デザイン サービス
採用情報
会社概要
戻る
会社概要
事業概要
役員紹介
IR 情報
ザイリンクス ベンチャー
地域社会への貢献
企業責任
コーポレート ブリーフィング センター
採用情報
パートナー
戻る
パートナー
ザイリンクス パートナー プログラム概要
アクセラレータ パートナー プログラム
Alveo アクセラレータ カード パートナー ネットワーク
デザイン サービス パートナー
すべてのエコシステム パートナー
お問い合わせ
戻る
お問い合わせ
お問い合わせ
販売代理店に問い合わせ
日本法人について
販売代理店
ニュースルームおよびメディア
ニュースルーム
プレス リリース
ウェビナー
ビデオ ポータル
Powered By Xilinx
コミュニティ
ザイリンクス ブログ
イベント
コミュニティ フォーラム
ショッピング カート
Sub Total
送料
Calculated at Checkout
税
Calculated at Checkout
Secure Checkout
Your cart is empty
Looks like you have no items in your shopping cart.
Click here
to continue shopping
アカウント
ログイン | 登録
サイン アウト
検索
すべて
シリコン デバイス
ボードとキット
IP
サポート
資料
ナレッジ ベース
コミュニティ フォーラム
パートナー
ビデオ
プレス リリース
検索
サポート
AR# 1175: XABEL: Xt Warning: ...Couldn't open file xmain.uid - MrmNOT_FOUND
AR# 11756: 5.1i Virtex-II - Are there restrictions on IBUFG, DCM, and BUFG/BUFGMUX routing in Virtex-II devices?
AR# 11756
更新を電子メールで連絡
|
購読解除
5.1i Virtex-II - IBUFG、DCM、BUFG、BUFGMUX の配線制限
説明
ソリューション
説明
キーワード : Virtex-II, IBUFG, BUFG, DCM, route, routing, dedicated, quadrant, 配線, 専用, 専用配線リソース, 区画
重要度 : 重要
概要 :
Virtex-II デバイスでの IBUFG、DCM、BUFG の配線に制限はありますか。 制限があるの場合、サンプル デバイスでもプロダクション デバイスでも制限は同じですか。
エンジニアリング サンプル (ES) チップでは、IBUFG から同じ 1/4 区画内にある DCM または BUFG への専用配線リソースしかありません。 そのため、クロックをある区画の IBUFG に入力すると、その区画内の DCM または 4 つの BUFG にしかクロックを供給できません。 別の区画の DCM または BUFG を使用すると、ローカル配線リソースが使用され、専用配線リソースよりも遅延がかなり大きくなります。
ソリューション
Virtex-II の IBUFG-DCM-BUFG の配線には制限があります。 IBUFG-DCM の配線制限は、サンプルとプロダクション デバイスとで異なりますが、DCM-BUFG の配線制限は、サンプルもプロダクション デバイスも同じです。
IBUFG-DCM 配線
エンジニアリング サンプルでは、区画間のインターコネクトがないため、正しく機能させるためには、IBUFG および接続される DCM に制約を適用して同じ区画に配置する必要があります (制約ファイルを使用)。
プロダクション デバイスでは、8 つの IBUFG すべてに対して、デバイス上の同じエッジ (トップまたはボトム) の DCM への専用配線リソースがあります。 次の図を参照してください。 ソフトウェア バージョン 4.1i のサービス パック 3 では、この制限が確認されるようになります。詳細については
(Xilinx Answer 12719)
も参照してください。
DCM-BUFG 配線
通常、各 DCM は最高 4 つの BUFG に接続できます。 バッファは 2 つ 1 組で専用配線リソースを共有しており、両方を同じ DCM で駆動する場合は、そのうちの 1 つを専用配線リソース以外を使用して駆動しないと、デザインが動作しません。 たとえば、バッファに左から順に 1 から 8 と番号が付けられている場合、そのようなペアが 4 組あることになります。 1:5, 2:6, 3:7, 4:8. バッファがサイト 1 に配置されている場合、同じ DCM で駆動するもう一方のバッファをサイト 5 には配置できません (下図を参照)。 ソフトウェア バージョン 4.1i のサービス パック 1 では、この制限が確認されるようになります。詳細については、
(Xilinx Answer 12246)
を参照してください。
IBUFG-DCM-BUFG restriction
DCM-BUFGMUX 配線
BUFG は、常に入力 I/O を選択するようコンフィギュレーションされる BUFGMUX と共にインプリメントされるため、DCM-BUFGMUX 配線制限は DCM-BUFG 配線の制限に基づきます。下の図は、IBUFG-DCM-BUFGMUX 接続で使用可能な配線リソースを示します。
IBUFG-DCM-BUFGMUX routing restriction
メモ : - バージョン 4.1i のソフトウェアでは、環境変数 XIL_BITGEN_VIRTEX2ES を設定し、サンプルおよびプロダクション デバイスの両方に対して正しいビットストリームが生成されるようにしてください。 詳細については、
(Xilinx Answer 12326)
を参照してください。
この環境変数により、DRC が有効となり、IBUFG-DCM 配線がチェックされます。 詳細については、
(Xilinx Answer 12719)
を参照してください。
- DCM のロケーション制約を適用する例は、
(Xilinx Answer 12054)
を参照してください。
このアンサー レコードはお役に立ちましたか?
はい
いいえ
AR# 11756
日付
11/25/2002
ステータス
アクティブ
種類
一般
People Also Viewed
フィードバック
閉じる