UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 11772

4.1i Project Navigator - Verilog デザイン が正しい階層に整理されていない

説明

キーワード : Verilog, ISE, hierarchy, modules, Project Navigator, 階層, モジュール

重要度 : 標準

概要 :
ISE の [プロジェクトのソース] ウィンドウで、Verilog デザインのファイルが正しい階層に整理されていません。

ソリューション

ソフトウェアを再インストールすると、この問題は解決します。

その他にも、この問題を解決するには、次の方法があります。

1. ISE をいったん閉じ、もう一度開く。
2. 最上位モジュールを合成する。
3. 不足している *.jhd ファイルを作成する。
AR# 11772
日付 08/11/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加