AR# 11814

Virtex-II/Pro DCI - DCI のエラー許容範囲: FreezeDCI パッチを使用すると変わるか

説明

DCI 終端のエラー許容範囲について教えてください。

VRN および VRP 基準抵抗にどれくらい一致しますか。

このエラー許容範囲は、良好なシグナル インテグリティを維持するのに適切ですか。 

FreezeDCI パッチを使用すると、許容範囲は変わりますか。

ソリューション

(1% の基準抵抗と想定した場合) DCI エラー許容範囲は、公称の温度および電圧条件よりも +/-5% 低く、推奨の温度および電圧条件の全範囲を +/-10% 上回ります (注記: ワースト ケースの +/-10% は非常にまれ)。 

また、これらの許容値は、FreezeDCI BitGen オプションが設定されていると想定した場合です。FreezeDCI オプションが設定されていない場合、許容範囲はさらに小さくなります。


  • Virtex-II Pro デバイスの場合、DCIUpdateMode BitGen オプションの詳細は (Xilinx Answer 15619) を参照してください。
    DCIUpdateMode は、Virtex-II Pro デバイスの場合の FreezeDCI に相当します。

終端が 2R (LVDS_25_DCI 規格など) に基づいている場合、ワースト ケース エラーは +/-20% (2 x +/-10%) になります。

役立つヒント:

  • ほとんどの場合、2:1 のインピーダンス一致は許容されます (例: 25 ~ 100Ω のバッファー インピーダンスと 50Ω の伝送ライン)。
    一部のクリティカルな状況では、さらなる一致が必要とされますが、+/-25% 以上が必要とされることはめったにありません (38 ~ 62Ω のバッファー インピーダンスと 50Ω の伝送ライン)。

  • FreezeDCI オプションを使用しても (つまり、微調整を無効にしても)、DCI によるジョブの実行を防ぐことはできません。
    プロセスに対する補正 (コンフィギュレーション中に行われる粗調整) は、温度および電圧に対する補正よりも重要であるため、この DCI 機能は非常に効果的です。

  • 内部では、DCI は (抵抗器ではなく) トランジスタでインプリメントされます。
    結果として、I/V 曲線はリニアではありません。ほとんどのクリティカル ポイントで 50Ω になる (つまり、基準抵抗に一致) ように設計されているため、これは許容されます。

  • Virtex-II Pro の場合、LVDS_25_DT I/O 規格を使用して、真の内部 100Ω 差動終端を提供できます。
    ほとんどのアプリケーションでは、LVDS_25_DT は LVDS_25_DCI よりも大幅に優れたソリューションです。詳細は、(Xilinx Answer 17244) を参照してください。

(Xilinx Answer 19823) も参照してください。


アンサー レコード リファレンス

関連アンサー レコード

Answer Number アンサータイトル 問題の発生したバージョン 修正バージョン
19823 Spartan-3, DCI/XCITE - VRN または VRP ピンが接続されていない場合 N/A N/A
AR# 11814
日付 09/05/2017
ステータス アクティブ
種類 一般
デバイス