AR# 11845

|

Async_FIFO_v3_0 - コンパイル順での問題

説明

キーワード : CORE Generator, asynchronous, FIFO, recompile, VHDL, XilinxCoreLib.async_fifo_v3_0, XilinxCoreLib.async_fifo_comps, compile, 非同期, 再コンパイル, シミュレーション, モデル, シミュレータ

XilinxCoreLib シミュレーション モデルをコンパイルしたり、CORE Generator Asynchronous FIFO を含んだデザインをシミュレーション使用とすると、次のメッセージがシミュレータにより表示されます。

"Recompile /products//vhdl/mti/5.4e/sol/XilinxCoreLib.async_fifo_v3_0 because /products/vhdl/mti/5.4e/sol/XilinxCoreLib.async_fifo_comps has changed."

ソリューション

この問題は、4.1i リリース以降のザイリンクス インプリメンテーション ツールで修正されています。

async_fifo_v3_0.vhd ファイルで async_fifo_pkg を検索して async_fifo_v3_pkg に置き換えると、この問題を回避できます。次に XilinxCoreLib を再コンパイルします。
AR# 11845
日付 07/28/2010
ステータス アーカイブ
種類 一般
People Also Viewed