AR# 11906

差動入力 (LVDS など) または VREF に依存した入力 (SSTL/HSTL など) があるバンク、または未使用の I/O バンクで、VCCO は必要か

説明

UltraScale、7 シリーズ、Zynq-7000、Virtex-II/-II Pro/-4/-5/-6、Spartan-3 /3E /3A /3AN /3A DSP /6: 差動入力 (LVDS など) および電圧基準入力 (SSTL/HSTL) がある場合

1) 入力 (または双方向) の I/O ピンに特定レベルで VCCO 電源はやはり必要ですか。

2) 未使用のバンクがある場合でも VCCO 電源は必要ですか。

ソリューション

1) LVDS などの差動入力、SSTL、HSTL、HSULなどの電圧基準 (VREF) 入力の場合、入力/レシーバーは VCCAUX により、または 7 シリーズや UltraScale HP バンクのように VCCAUX_IO があれば、それにより電源が供給されます。このため、差動および VREF I/O 規格は、VCCO に依存しないものとみなされ、I/O 規格出力に必要な電圧レベルと同じレベルに VCCO を保つ必要はありません。ただし、いくつか重要な注意事項があります。

a) データシートにある VIN (SelectIO ピンでの電圧範囲) 要件を常に満たす必要があります。これは、VIN の絶対最大定格 (通常は表 1 にある)と、VIN の推奨動作条件 (通常は表 2 にある) を含みます。

b) VIN がダイオードのしきい値電圧 (約 0.5 V) 分超える場合は、入力電圧クランプ ダイオードは順方向なります。VCCO に電源電圧が供給されていない、またはその電圧レベルが低い場合、この状態が発生する可能性があります。これを避けるには、VCCO 電圧レベルを、期待される入力電圧 (+ オーバーシュート) よりも大きく、0.5 V のダイオード電圧よりも小さく設定する必要があります。たとえば、最大入力電圧が 2.5 V (オーバーシュートを含む) の場合、VCCO は 2.5 V - 0.5 V = 2.0 V よりも大きな値に設定する必要があります。

注記: 7 シリーズ、Zynq-7000、UltraScale、Virtex-II、Virtex-II Pro、Virtex-4、Virtex-5、Virtex-6、Spartan-3、Spartan-3E など、ほとんどのザイリンクス デバイスにあるクランプ ダイオードは、I/O 規格によって有無が変わるものではなく、常に存在します。ただし、Virtex、Spartan-3A、Spartan-6 などのファミリには、PCI I/O 規格が I/O でコンフィギュレーションされている場合にバイアスになる、オプションの N-Well があります。このタイプのファミリでは、PCI I/O 規格の 1 つが特定 I/O ピン用にコンフィギュレーションされている場合にのみ、クランプ ダイオードがあります。

c) DCI をサポートするこれらのファミリおよびバンク タイプの DCI 分割終端で正しく終端するには、また、オプションの内部差動終端抵抗 (DIFF_TERM = TRUE) を使用するには、VCCO 電源が常に必要です。詳細は、該当する FPGA の『SelectIO ユーザー ガイド』の DCI および差動終端抵抗に関するセクションを参照してください。

2) 完全未使用の I/O バンクで、そのバンクの VCCO ピンをフロートさせたままにしておくと、VCCO ピンとバンクの I/O ピンの ESD 保護レベルが下がるため、一般的には推奨されません。ただし、ピン配置アレイの内側の行に接続されていないはんだボールで ESD が発生することはあまりないため、ハイ リスクとみなされません。

アンサー レコード リファレンス

関連アンサー レコード

AR# 11906
日付 05/21/2018
ステータス アクティブ
種類 一般
デバイス 詳細 概略