AR# 11999

|

Virtex-II/II-Pro - DDR レジスタの DDR MUX の動作とDDRMUX によるグリッチ発生の可能性について

説明

キーワード : DDR, flop, dual, data, rate, Virtex-II, Virtex-II Pro, フロップ, デュアル, データ, レート

DDR レジスタの DDR MUX の動作について教えてください。1 つのフリップフロップから別のフリップフロップにグリッチを起こさずに切り替えることはできますか。

FDDR プリミティブは DDR レジスタ の入力に必要ないようです。使用できる FDDR プリミティブはありますか。入力 DDR フリップフロップは推論されるだけですか。また、出力の場合、FDDR レジスタと適切な OBUF をインスタンシーエートしますが、入力でその逆を実行できますか。

ソリューション

Virtex-II/-II Pro デバイスの デュアル データ レート プリミティブは、IOB でのみ使用できます。

- 入力の場合、IFDDR* コンポーネントをインスタンシエートします。
- 出力の場合、OFDDR* コンポーネントをインスタンシエートします。

これらのプリイティブの使用方法、インスタンシエーション テンプレートの詳細については、次のサイトの 『ライブラリ ガイド』 を参照してください。
http://toolbox.xilinx.com/docsan/xilinx10j/books/manuals.pdf

該当するデバイス (Virtex-II など) の『ライブラリ ガイド』をクリックし、「デザイン エレメント」の下から該当する DDR コンポーネント (IFDDRCPE など) を選択します。

DDR レジスタ とMUX は、同じ回路の一部です。これらが同じ回路の一部になるのは、入力データ パスに 2 つのマスタ ラッチを、出力に 1 つのスレーブ ラッチを使用しているためです。すべてのパス(データおよびクロック)で、遅延が考慮されています。

この問題に関しては次を参照してください。

1. すべてのパス (データおよび CLK) のバランスが考慮されているため、デューティ サイクルがくずれることはなく、グリッチが発生することもありません。

2. 単一のフリップフロップでも、マスタ ラッチとスレーブ ラッチを通過するため、SDR と DDR のパスに違いはありません。このため、IOB レジスタの仕様は 1 つしかありません (DDR専用のパラメータなし)。
AR# 11999
日付 12/15/2012
ステータス アクティブ
種類 一般
People Also Viewed