UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12010

Virtex II - データシートにあるサイクル間ジッタと周期ジッタの違い

説明

キーワード : DCM, jitter, period, Virtex-II, デジタル クロック マネージャ, ジッタ, 周期

Virtex II データシートにあるサイクル間ジッタと周期ジッタの違いは何ですか。

ソリューション

周期ジッタおよびサイクル間ジッタは、クロック ジッタの特性の評価する方法の 1 つです。これらの仕様は共に、平均値からの統計的な変動を示します。

周期ジッタは、サンプルされたクロック周期 (通常サンプル数は 100,000 から 1,000,000) のすべてのクロック サイクルの平均クロック周期を基準とした、ワースト ケースの偏差を指します。周期ジッタのヒストグラムでは、平均値がクロック周期となります。

サイクル間ジッタは、連続するクロック サイクル間におけるクロック周期のワースト ケース差異です。サイクル間ジッタのヒストグラムでは、平均値はゼロとなります。

たとえば、低周波数モードでは、サイクル間ジッタを +/-300ps の許容範囲、周期ジッタを +/-1.0ns の許容範囲にします。つまり、入力クロック周期の変動は、+/-1.0ns の範囲であれば、常に許容されます。しかし、ある 1 つのクロック周期から次のクロック周期までの変動許容範囲は、+/-300ps になります。

この 2 つのジッタ特性は、DCM にそれぞれ別の影響を与えます。DCM は、短期間の変動よりも、長期間の変動に対して許容量が大きいのです。

アンサー レコード リファレンス

関連アンサー レコード

AR# 12010
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加