UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12021

4.1i TRACE (trce) - パスのデスティネーション コンポーネントがネットだがセットアップ タイムおよび伝搬遅延がレポートされない

説明

キーワード : path, header, comp, boundary, パス, ヘッダ, コンポーネント, 境界

重要度 : 重要

概要
デザインでタイミング解析を実行すると、あるパスの終端がクロック ピンに接続されているネットなのにもかかわらず、そのデスティネーション コンポーネントに対するセットアップ タイムおよび伝搬遅延はレポートされません。 どうすればこれらの情報を取得できますか。

ソリューション

この問題は、最新版の 4.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、4.1i サービス パック 2 以降に含まれます。
AR# 12021
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加