UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12051

HDL Bencher - 大文字/小文字のみが異なる同名の Verilog ポートが読み込まれるとエラー メッセージが表示される

説明

キーワード : case, sensitive, port, Verilog, 大文字, 小文字, ポート

重要度 : 標準

概要 : たとえば、Verilog モジュールに DATA というポートと data というポートがある場合、HDL Bencher ではこれらが同じポートであると認識されてしまいます。 このために、エラー メッセージが表示されます。

ソリューション

この問題を回避するには、どちらかのモジュール名を変更してください。
AR# 12051
日付 12/11/2006
ステータス アーカイブ
種類 一般
このページをブックマークに追加