UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12072

4.1i Project Navigator - VHDL の generate 文がサポートされない

説明

キーワード : generate, VHDL, process, code, 生成, プロセス, コード

重要度 : 標準

概要 :
VHDL の generate 文が VHDL 解析ツールでサポートされていないために、プロセス ウィンドウの [Create Schematic Symbol]、[View VHDL Instantiation Template]、および [プロジェクト] → [新規ソース] → [VHDL Testbench] を実行すると、エラーが発生します。

ソリューション

これらのプロセスを実行するには、コードから generate 文を削除する必要があります。

この問題は 5.1i リリースで修正されています。
AR# 12072
日付 08/11/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加