UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12083

4.1i Project Navigator - 回路図の変更がテストベンチ波形に反映されない

説明

キーワード : SCH2VHDL, schematic, update, waveform, 回路図, アップデート, 波形

重要度 : 標準

概要 :
回路図ソースで変更を加えても、対応するテストベンチ波形 (TBW) にその変更が反映されません。

ソリューション

この問題は、回路図の HDL モデルが TBW ファイルを開く前に更新されないために発生します。

HDL モデルを更新するには、プロセス ウィンドウの [Design Entry Utilities] の下にある [View VHDL Functional Model ] または [View Verilog Functional Model] を右クリックし、[再実行] をクリックしてください。

この問題は 5.1i リリースで修正されています。
AR# 12083
日付 08/11/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加