UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12085

Virtex/-E/-II/-II Pro、Spartan/-XL/-II/-IIE/-3 IBIS - ザイリンクス IBIS モデルを使用して JTAG ピンのシミュレーションを行う方法について

説明

キーワード : I/O, IO, standard, 規格

ザイリンクス IBIS モデルを使用して JTAG ピンのシミュレーションを行う方法を教えてください。

ソリューション

JTAG TAP ピン (TDI、TDO、TMS、TCK) のシミュレーションを行うには、ザイリンクス IBIS モデルを次の設定で使用します。

I/O 規格 => LVTTL
駆動強度 => 12 mA
スルー レート => Fast

Virtex-II Pro および Spartan-3 以外のデバイスでは、これらの設定は EXTEST および SAMPLE/PRELOAD 中にコンフィギュレーションされていない I/O にも適用されます。コンフィギュレーション後は、ユーザー デザインで指定した I/O 規格、駆動強度、およびスルー レートで IBIS モデルを使用します。Virtex-II Pro および Spartan-3 デバイスでは、 LVCMOS25、12mA、Fast スルー レートを使用してください。
AR# 12085
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加