UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12087

4.1i Project Navigator - モジュール名に小文字以外が使用されるとシミュレーション中に ABEL-Verilog フローが停止してしまう

説明

キーワード : ABEL, Verilog, post-fit, simulation,フィット後,シミュレーション

重要度 : 標準

概要 :
ABEL ソース デザインのテスト ベクタから生成された Verilog テスト ベンチで、すべて小文字のデザイン モジュールを正しく参照できません。すべて小文字の場合、実際のデザイン モジュールで大文字が使用されている場合、名前が同じと見なされず、ABEL - Verilog フローはシミュレーションが実行されたときに停止してしまいます。

ソリューション

大文字/小文字を区別しない ABEL-VHDL フローに切り替えるか、デザイン モジュール名をすべて小文字に変更してください。

メモ : この問題は、ユーザーが記述した Verilog テストベンチには影響がありません。
AR# 12087
日付 08/11/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加