We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12374

4.1i Project Navigator - 数字で始まるソース 回路図ソース ファイルを合成すると、「ERROR:Xst - 34test.vf Line 6. parse error, expecting `IDENTIFIER' or `OR」 というエラー メッセージが表示される


キーワード : exit code: 0006, WebPACK, ISE, schematic, IDENTIFIER, XST, Verilog, EXEWRAP, 回路図

重要度 : 標準

概要 :
数字で始まる ECS 回路図ファイルを合成すると、合成でエラーが発生します。 たとえば、XST-Verilog フローを使用して Project Navigator で 34test.sch という名前の回路図を合成すると、次のようなエラー メッセージが表示されます。

Compiling source file : 34test.prj
Compiling included source file '34test.vf'
ERROR:Xst - 34test.vf Line 6. parse error, expecting `IDENTIFIER' or `OR'
Continuing compilation of source file '34test.prj'
Compiling included source file 'f:/Xilinx/verilog/src/iSE/unisim_comp.v'
Continuing compilation of source file '34test.prj'
1 error in compilation
EXEWRAP detected a return code of '6' from program 'f:/Xilinx/bin/nt/xst.exe'

Done: failed with exit code: 0006.

注 : 表示されるエラー メッセージは、使用する合成フローによって異なります。 詳細については、(ザイリンクス アンサー #12368) および (ザイリンクス アンサー #12375)、(ザイリンクス アンサー #12376) も参照してください。


Project Navigator では、数字で始まるソース ファイルが認識されません。このエラーを回避するには、test_34.sch のようにアルファベット文字で始まるファイル名に変更してから合成し直します。
AR# 12374
日付 08/11/2003
ステータス アーカイブ
種類 一般