UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12385

4.1i Virtex-II PAR - PC でガイド PAR が停止するか「INTERNAL_ERROR:SpeedCalc:basndmain.c:240:1.29 - getloaddelay called...」というエラー メッセージが表示される

説明

キーワード : SpeedCalc, basndmain, 240, FPGA Editor, RT_SIGFILE

重要度 : 重要

概要 :
次のいずれかのエラーが発生する問題があることがわかりました。

1. PC で、ガイド PAR 実行中またはモジュール デザイン フローを実行中にガイド デザインを読み込むと、システムが停止します。

2. RT_SIGFILE 機能を使用すると、FPGA Editor で配線を実行中または PAR を実行中に次のエラー メッセージが表示されます。

INTERNAL_ERROR:SpeedCalc:basndmain.c:240:1.29 - getloaddelay called, loadpin not routed on signal uclkgen176/clk_32m

FATAL_ERROR:SpeedCalc:basndmain.c:243:1.29 - An application has called the delaycalculator routine incorrectly. Please report this problem against the application currently running such as the router or timing analyzer.

ソリューション

この問題は、最新版の 4.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、4.1i サービス パック 2 以降に含まれます。
AR# 12385
日付 10/20/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加