AR# 12420

|

LogiCORE SPI-4.2 (POS-PHY L4) v6.2 - PL4 v6.2 および v6.1 の既知の問題

説明

このアンサーでは、SPI-4.2 (POS-PHY Level 4 (PL4) v6.2) の既知の問題について記述します。

これらの既知の問題は、SPI-4.2 コアの v6.2 および v6.1 に適用されます。今後、SPI-4.2 コア v6.1 に関して記述されるアンサーは、すべて v6.2 のコアにも適用されます。

既知の問題は、次のようなカテゴリに分類されます。

- 制約とインプリメンテーション

- 一般的なシミュレーション問題

- Verilog デモ テストベンチのシミュレーション問題

- ハードウェア

- その他のアンサー

ソリューション

SPI-4.2 v6.2 に関する既知の問題

制約およびインプリメンテーション

- SPI-4.2 v6.2 は、ISE 6.3i (最新版のサービス パックと IP アップデート 4 も含む) でテスト済みで、完全にサポートされています。ISE 6.1i または 6.2i をご使用の場合は、(ザイリンクス アンサー 18896) のソフトウェア要件を参照してください。ISE 7.1i をご使用の場合は、(ザイリンクス アンサー 20486) を参照してください。

- ISE 6.3i に v6.2 をインストールしても、CORE Generator の GUI に v6.2 が表示されません。 (ザイリンクス アンサー 20595) を参照してください。

- SPI-4.2 コアの v6.0.1 から v6.2 への移行については、(ザイリンクス アンサー 18903) を参照してください。

- デュアル SPI-4.2 コアを 1 つの FPGA にインプリメントする場合は、FAE またはホットラインまでお問い合わせください。

- SPI-4.2 の信号は特定の I/O ロケーションにロックされます。 これらのピン ロケーションは変更しないでください。(ザイリンクス アンサー 18087) を参照してください。

- SPI-4.2 の信号は、デフォルトでは LVDS になり、内部デバイス終端は使用されません。 内部終端が必要な場合は、UCF ファイルで設定する必要があります。(ザイリンクス アンサー 18089) を参照してください。

- LVDS の I/O を使用すると、TStat[1:0] 信号により IBUFGDS が使用されます。 (ザイリンクス アンサー 19105) を参照してください。

- TStat[1:0]、TSClk、RStat[1:0]、RSClk の I/O 規格を設定しておかないと、デフォルトで LVDCI_33 に設定されます。 (ザイリンクス アンサー 20527) を参照してください。

- SPI-4.2 コアでインプリメンテーションを実行すると、NGDBuild で警告および情報メッセージが表示されます。 (ザイリンクス アンサー 18927) を参照してください。

- タイミング解析レポートで「0 items analyzed.」と報告されます。(ザイリンクス アンサー 18928) を参照してください。

- XC2VP20-FG676 に対してインプリメンテーションを実行すると、MAP でエラーが発生します。(ザイリンクス アンサー 18998) を参照してください。

- XC2V3000-FF1152 ダイナミックに対してインプリメンテーションを実行すると、PAR で 1 つの信号が完全に配線されないとレポートされます。 (ザイリンクス アンサー 18945) を参照してください。

- CORE Generator で SPI-4.2 (PL4) コアを生成すると、次のようなエラー メッセージが表示されます。

......."ERROR:Failure to create .sym symbol file. Cannot post process ASY symbol file. File C:\test\5_2i\pl4_core.asy does not exist."

......."ERROR: Did not generate ISE symbol file for core <pl4_core>." (ザイリンクス アンサー 15493) を参照してください。

- MAP -timing を使用していない場合、BitGen で未配線のネットに対してエラーが発生します。 (ザイリンクス アンサー 19042) を参照してください。

シュミレーションの一般的な問題

- SPI-4.2 (PL4) コアに必要なスタートアップ シーケンスまたはリセットはありますか。(ザイリンクス アンサー 16176) を参照してください。

- SPI-4.2 (PL4) Source コアをシミュレーションすると、TDat と TCtl でグリッチが発生します。 このグリッチはゲート レベルのシミュレーションだけでなく、タイミング シミュレーションでも発生します。(ザイリンクス アンサー 15579) を参照してください。

- SPI-4.2 コアをシミュレーションすると、不明なステートまたは X が一部の信号に現れます。 (ザイリンクス アンサー 17686) を参照してください。

- シミュレーション中に「Warning: /X_FF HOLD Low VIOLATION ON I WITH RESPECT TO CLK;」という警告メッセージが表示されます。(ザイリンクス アンサー 18942) および (Xilinx Answer 18953) を参照してください。

- ダイナミック アライメントを使用した SPI-4.2 (PL4) コアのシミュレーションには、Sink コアのビットごとのスキュー調整機能が適正にシミュレーションされるよう、タイミング シミュレーションを実行する必要があります。 (ザイリンクス アンサー 15436) を参照してください。

- NC-Verilog (Cadence) または VCS (Synopsys) を使用して SPI-4.2 (PL4) コアをシミュレーションすると、通常とは異なる、一定しないビヘイビアが見られます。 (ザイリンクス アンサー 15578) を参照してください。

- Verilog でタイミング シミュレーションを実行すると、コアがフレームに同期しなかったり、信号が x になったり、パルスがフィルタされるなどの動作が見られることがあります。 (ザイリンクス アンサー 9872) を参照してください。

Verilog のデモ テストベンチのシミュレーションに関する問題

- Verilog のデモ テストベンチに対してシミュレーションを実行すると、「# RDat Info: Stimulus Module FIFO is empty, expect idles. <simulation time> 」というメッセージが表示されます。(ザイリンクス アンサー 18938) を参照してください。

- Verilog のデモ テストベンチに対してシミュレーションを実行すると、「# RStat Info: Sink is out of frame. Expect TDat mismatches. <Simulation Time>」というメッセージが表示されます。(ザイリンクス アンサー 18940) を参照してください。

- Verilog のデモ テストベンチに対してシミュレーションを実行すると、「# Timing Violation Error : RST on instance pl4_demo_testbench.pl4...must be asserted for 3 CLKIN clock cycles」というメッセージが表示されます。(ザイリンクス アンサー 18941) を参照してください。

- Verilog のデモ テストベンチに対してシミュレーションを実行すると、RDat が x になり、SnkFFPayloadErr がアサートされます。(ザイリンクス アンサー 18987) を参照してください。

ハードウェア

- 固定スタティック アライメントを使用している場合、ターゲット システムが最大システム マージンを含み、さまざまな電圧、温度、プロセス (複数のチップ) で動作するように、最適な DCM 設定 (PHASE_SHIFT) を決定する必要があります。 (ザイリンクス アンサー 16112) を参照してください。

- ダイナミック アライメントを使用した SPI-4.2 (PL4) Sink コアで、PhaseAlignComplete をアクティブにできないか、ロジックがフレーム同期はずれになるか、または DIP4 エラーが発生します。(ザイリンクス アンサー 15442)

その他の関連アンサー データベース

- SPI-4.2 (PL4) v6.2 コアの消費電力については、(ザイリンクス アンサー 18936) を参照してください。

- SPI-4.2 (PL4) データシートへの追記 (エラーおよび制御信号の説明) はありますか。(ザイリンクス アンサー 14968) を参照してください。

- SPI-4.2 (PL4) の UCF ファイルを変更し、DCM で TSClk の位相を 180 度ずらす方法を教えてください。 (ザイリンクス アンサー 15500) を参照してください。

SPI- 4.2 (PL4) v6.0/6.0.1 に関する既知の問題

PL4 v6.0/6.0.1 コアは、廃止されました。 コアを最新のバージョンにアップグレードしてください。 PL4 v6.0/6.0.1 に関する既知の問題については、コアを最新のバージョンにアップグレードしてください。 PL4 v6.0/6.0.1 に関する既知の問題については、(ザイリンクス アンサー 18902) を参照してください。

SPI- 4.2 (PL4) v5.2 に関する既知の問題

PL4 v5.2 コアは、廃止されました。 コアを最新のバージョンにアップグレードしてください。PL4 v5.0 に関する既知の問題については、(ザイリンクス アンサー 17664) を参照してください。

SPI- 4.2 (PL4) v5.0 KNOWN ISSUES

PL4 v5.0 コアは、廃止されました。コアを最新のバージョンにアップグレードしてください。PL4 v5.0 に関する既知の問題については、(ザイリンクス アンサー 16546) を参照してください。

SPI- 4.2 (PL4) v4.0 に関する既知の問題

PL4 v4.0 コアは、廃止されました。コアを最新のバージョンにアップグレードしてください。PL4 v4.0 に関する既知の問題については、(ザイリンクス アンサー 16331)を参照してください。

SPI-4.2 (PL4) v3.x に関する既知の問題

PL4 v3.x に対しては、新規カスタマへのサポートは行っていません。最新バージョンのコアを使用してください。 既存の PL4 v3.x 問題については、(ザイリンクス アンサー 16332) を参照してください。

AR# 12420
日付 12/15/2012
ステータス アーカイブ
種類 一般
People Also Viewed