UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12422

LogiCORE SPI-4.2 (POS PHY L4) バージョン 3.x – PL4 の VHDL シミュレーションがデフォルトのパラメータでは動作しない

説明

キーワード : POS PHY Level 4,PL4, VHDL, DCM, DDR, SPI 4.2, simulation, レベル, シミュレーション

重要度 : 標準

概要 :
PL4 の VHDL シミュレーションがデフォルトのパラメータでは動作しません。

ソリューション

VHDL デモ テストベンチを使用する場合は、先に次のようにパッチを適用してください。

ステップ 1 :
ゲート レベル (NGDBuild 後) の PL4 VHDL シミュレーション ファイルを NGD2VHDL を使用して生成する際、-xon false オプションを使用する必要があります。

ngd2vhdl -xon false -w PL4_Top.ngd pl4.vhd


メモ : バージョン 4.1i 以降のソフトウェア ツールを使用している場合、ステップ 2、3 を行なう必要はありません。 3.1i を使用している場合は、これらのステップにしたがってください。

ステップ 2 :
NGD2VHDL ファイルで生成された VHDL シミュレーション ファイルを編集します。

インスタンス PL4_CORE_PL4_CLK_RSCLK_DCM のインスタンシエーションで、

DFS_FREQUENCY_MODE => HIGH

上記を次のように変更します。

DFS_FREQUENCY_MODE => "HIGH"

ステップ 3 :
simprim_VITAL.vhd および simprim_Vcomponents.vhd ファイルで プリミティブ X_INV の遅延を変更します。

simprim_VITAL.vhd および simprim_Vcomponents.vhd ファイルは $XILINX/vhdl/src/simprims にあります。ここで、$XILINX はザイリンクス ツールのインスールされているローカル ディレクトリを示します。


X_INV のエンティティ宣言で、

tpd_I_O : VitalDelayType01 := (0.100 ns, 0.100 ns);

これを次のように変更します。

tpd_I_O : VitalDelayType01 := (0.000 ns, 0.000 ns);

simprim_Vpackage.vhd、simprim_VITAL.vhd、および simprim_Vcomponents.vhd ファイルを再コンパイルします。

ステップ 4 :
DCM モデルのパッチをコンパイルします。 パッチ済みファイルは、次の場所にある PL4 ZIP ファイルに含まれています。

/posl4mc-fg676-Xch-v3.0/posl4mc-fg676-X-v3.0/test/VHDL/x_dcm.vhd

メモ : 次のファイル名の X を、ご使用のコンフィギュレーションに置き換える必要があります。

posl4mc-fg676-Xch-v3.0
posl4mc-fg676-X-v3.0

ステップ 5 :
次のファイルをコンパイルします。

pl4.vhd
demo_dm.vhd
demo_tb.vhd.

マクロ vsimt.do をロードし、ゲート レベルのシミュレーション ファイルを実行します。
AR# 12422
日付 05/03/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加