UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12433

4.1i Virtex-E PAR - 配線でバッファがオーバーロードされ遅延が少なくレポートされる

説明

キーワード : timing, under, report, overload, buffers, router, TRCE, タイミング, レポート, オーバーロード, バッファ, 配線

重要度 : 重要

概要 :
バッファのロード状態によっては、TRACE で接続遅延が少なくレポートされることがあります。 これにより、PAR でデザインがタイミング要件を満たしていると判断されてしまいます。 実際には、チップはタイミング要件を満たしていない可能性があります。

ソリューション

配線で遅延が少なくレポートされる原因となるような接続がされないように、4.1i サービス パック 1 で変更を加えました。

この問題は、最新版の 4.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、4.1i サービス パック 1 以降に含まれます。
AR# 12433
日付 10/23/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加