UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12434

4.1i Virtex-II PAR - XC2V8000 に Interleaver コアを配線する際の問題

説明

キーワード : Interleaver, Core, XC2V8000, router, routing, unrouted, コア, 配線, 未配線

重要度 : 標準

概要 :
Interleaver コア デザインは、小規模のテスト デザインであっても、XC2V8000 に配線するのが困難です。

この問題は、マップ中の RPM 制約の処理に関連しています。

ソリューション

この問題は、最新版の 4.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、4.1i サービス パック 1 以降に含まれます。

サービス パックをインストールした後、デザインをマップし直してください。
AR# 12434
日付 08/20/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加