UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12440

4.1i XST - HDL で宣言したレジスタの番号が維持されない

説明

キーワード : register, bus, array, index, range, preserve, バス, インデックス, 範囲, 維持

重要度 : 標準

概要 :
HDL で宣言したバスおよびアレイの番号がゼロから始まっていない場合、XST で維持されません。

たとえば、内部レジスタが次のように宣言されているとします。

"signal tmp: std_logic_vector(7 downto 4) "

これが、最終ネットリストでは次のように表されます。

"tmp(3 downto 0)"

また、内部バスが次のように宣言されているとします。

"signal tmp: std_logic_vector(7 downto 0)"

これが、最終ネットリストでは次のような単一ネットになります。

"tmp_0, tmp_1, ..."

ソリューション

現段階では、この問題の解決法がありません。

メモ : この問題は、5.1i XST で修正されています。
AR# 12440
日付 08/06/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加