AR# 12483

|

3.6 FPGA Express - Verilog のパラメータにシフト オペレータ「>>」を使用すると不正なロジックが生成される

説明

キーワード : parameter, shift, Verilog, FPGA Express, パラメータ, シフト

重要度 : 標準

概要 : 次の例の parameter p = (32'h20 >> 32'd2 ) のように、タイプをはっきりと定義していないパラメータの一部のみを選択すると、FPGA Express で生成されるロジックに問題が発生します。


module E (out); output [2:0] out; parameter p = (32'h20 >> 32'd2 ); assign out = p[3:1]; endmodule

ソリューション

この問題は、最新版の 4.1i サービス パック (サービス パック 2) に含まれる FPGA Express で修正されています。サービス パックは http://support.xilinx.co.jp/support/techsup/sw_updates から入手できます。 この修正を含む FPGA Express のバージョンは、3.6.1 以降のものになります。
AR# 12483
日付 08/11/2003
ステータス アーカイブ
種類 一般
People Also Viewed