UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12485

4.1i Virtex-II PAR - クロック ロジックの配置を開始すると配置が停止する

説明

キーワード : PAR, place placer, clock, logic, placement, crash, 配置配線, 配置, クロック, ロジック, 停止

重要度 : 重要

概要 : クロック ロジックの配置を開始 (Starting Clock Logic Placement) すると、配置プログラムが停止します。

ソリューション

この問題は、LVDS ペアのスレーブ I/O がロックされているのに、対応するマスタ I/O のロックが解除されているために発生します。

この問題は、4.1i 以降の主なソフトウェア リリースで修正される予定です。

修正されるまでは、ペアになっている I/O を両方ともロックするか、ロックしないかで、この問題を回避してください。
AR# 12485
日付 10/23/2008
ステータス アーカイブ
種類 一般
このページをブックマークに追加