UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12504

Synplify - Virtex-II に差動信号 (LVDS、LVPECL など) をインプリメントする方法

説明

キーワード : LVDS, LVPECL, Virtex-II, IOSTANDARD

重要度 : 標準

概要 :
Virtex-II デバイスに差動信号をインプリメントする方法を教えてください。

ソリューション

1

次に、OBUFDS コンポーネントをインスタンシエートする簡単な VHDL の例を示します。この例では、インスタンシエートされた OBUFDS に IOSTANDARD 属性を渡します。

library IEEE;
library unisim;
use IEEE.STD_LOGIC_1164.ALL;
use unisim.vcomponents.all;

entity differential_signaling is
Port(d0 : in std_logic; --data in to obufds
d1 : in std_logic; --data in to obufds
d0_out : out std_logic;
d0_out_ob : out std_logic;
d1_out_ob : out std_logic;
d1_out : out std_logic);
end differential_signaling;

architecture differential_signaling_arch of differential_signaling is

component OBUFDS
port(I : in std_logic;
O : out std_logic;
OB : out std_logic);
end component;

attribute IOSTANDARD : string;
attribute IOSTANDARD of U0 : label is "LVDS_25";
attribute IOSTANDARD of U1 : label is "LVDS_25";

begin

U0: OBUFDS
port map (I => d0,
O => d0_out,
OB => d0_out_ob);

U1: OBUFDS
port map (I => d1,
O => d1_out,
OB => d1_out_ob);
end architecture;

その他の I/O コンポーネントをインスタンシエートする場合の例は、http://support.xilinx.com/support/software_manuals.htm から『Synthesis and Verification Design Guide』を参照してください。

2

次に、OBUFDS コンポーネントをインスタンシエートする簡単な Verilog の例を示します。この例では、インスタンシエートされた OBUFDS に IOSTANDARD 属性を渡します。

`include "c:synplicitysynplifylibxilinxunisim.v"

module differential_signaling (d0, d1, d0_out, d0_out_ob, d1_out, d1_out_ob);

input d0 ; //-data in to LVPECL output
input d1 ; //--data in to LVPECL output
output d0_out ;
output d0_out_ob ;
output d1_out_ob ;
output d1_out ;

OBUFDS U0 (.I ( d0), .O ( d0_out), .OB ( d0_out_ob)) /* synthesis xc_padtype = "LVDS_25" */ ;
OBUFDS U1 (.I ( d1), .O ( d1_out), .OB ( d1_out_ob)) /* synthesis xc_padtype = "LVDS_25" */ ;

endmodule

その他の I/O コンポーネントをインスタンシエートする場合の例は、http://support.xilinx.com/support/software_manuals.htm から『Synthesis and Verification Design Guide』を参照してください。
AR# 12504
日付 12/15/2012
ステータス アクティブ
種類 一般
このページをブックマークに追加