UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12534

4.1i MAP - 「ERROR:DesignRules:486 - Blockcheck: Invalid DCM feedback loop.」というエラー メッセージが表示される

説明

キーワード : CLK0, DDR, drc, clock, forward, mirror, フィードバック

重要度 : 標準

概要 :
DCM の CLK0 出力を出力バッファでなく DDR のクロック入力に配線すると、次のエラー メッセージが表示されます。

ERROR:DesignRules:486 - Blockcheck: Invalid DCM feedback loop. The signal CLKFB_w on the CLKFB pin of DCM comp U_DCM1 was driven by an IOB site but the signal loop could not be traced back to the CLK0 or CLK2X pin of comp U_DCM1. The signal out the CLK0 or CLK2X pin must drive an IOB input pin with programming out to the PAD.

ソリューション

この問題は、最新版の 4.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、4.1i サービス パック 1 以降に含まれます。

このエラーは、警告として表示されます。
AR# 12534
日付 08/20/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加