AR# 12582

|

Spartan-3 ファミリ、Virtex-II, DCM - CLKDV および CLKFX を CLK0 の同じ立上りエッジに位相アラインすることは可能か

説明

キーワード : Spartan-3, Virtex-II, DCM, CLKDV, CLKFX, phase, clock, divide, 位相, クロック, 分周

CLKDV および CLKFX を位相アラインすることはできますか。

CLKDV (CLKIN/2) および CLKFX (CLKIN/4) を 1 つの DCM から生成すると、出力の立上りエッジが一致しません。CLKDV と CLKFX はどちらも CLK0 とアラインしますが、CLKDV と CLKFX はアラインしません。

ソリューション

1

このアライメントは 1 つの DCM でできます。 DCM の CLKIN_DIVIDE_BY2 オプションを使用し、CLK0 および CLKDV ( を D に設定した状態) 出力のみを使用してアラインします。元の CLKIN 出力を 2 で割った値、4 で割った値がそれぞれ CLK0 および CLKDV 出力値となります。


このアライメントが 1 つの DCM で可能でない場合、2 つの DCM を直列に使用すると、エッジを一致させることができます。

DCM1 の CLKDV (CLKIN_1/2) を DCM2 の CLKIN および 出力 CLKDV (CLKIN_2/2) に接続します。
- DCM1 の CLKDV は DCM1 の CLK0 とアラインします。
- DCM2 の CLKDV は DCM1 の CLKDV とアラインします (つまり DCM1 の CLK0 とアライン)。

2

このアンサーは、Spartan-3、Spartan-3E、Spartan-3A、Spartan-3AN、Spartan-3A DSP、Virtex-II、Virtex-II Pro、および Virtex-4 に適用します。

さらに、LOCKED が High になった後 CLKFX の最初の立上りエッジが常に CLK0 の立上りエッジにアラインするとは限りません。たとえば、CLKFX が CLK0 の 1.5 に設定されている場合、LOCKED が High になった後 CLK0 の最初の立上りエッジは CLKFX の立下りエッジにアラインする場合があります。または、CLKFX の立上りエッジにアラインする場合もあります。この場合は、LOCKED が High になった後の一番最初の CLK0 ではなく、1 つおきの CLK0 の立上りエッジでアライメントされます。
AR# 12582
日付 02/05/2013
ステータス アクティブ
種類 一般
People Also Viewed