UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12585

4.1i Constraints Editor - LVDS CLK 入力がクロックとして表示されない

説明

キーワード : LVDS, CLK, clock, クロック

重要度 : 標準

概要 :
Constraints Editor で、Virtex-II の LVDS 入力クロック (CLK_P および CLK_N) が [グローバル] タブではなく、[ポート] タブに表示されます。 [グローバル] タブに表示されるようにするにはどうすればいいのですか。

ソリューション

この問題は、最新版の 4.1i サービス パックで修正されています。サービス パックは次のサイトから入手できます。
http://support.xilinx.co.jp/support/techsup/sw_updates
この修正は、4.1i サービス パック 2 以降に含まれます。
AR# 12585
日付 01/18/2010
ステータス アーカイブ
種類 一般
このページをブックマークに追加