UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12638

3.1i NGDBuild - 「ERROR:Ngd:284 - NET 'clk_name' , which is the reference clock net for the OFFSET 'OFFSET = IN...」というエラー メッセージが表示される

説明

キーワード : 3.1, NGDBuild, reference, clock, pad, 参照, クロック, パッド

重要度 : 標準

概要 :
FPGA Express で合成すると、次のようなエラー メッセージが表示されます。

ERROR:Ngd:284 - NET 'clk_name' , which is the reference clock net for the OFFSET
'OFFSET = IN 20000.000000 pS BEFORE PCLK ;', is not a pad related net (not driven by a pad).

Spartan および Spartan-XL を含む XC4000 シリーズのチップでは、FPGA Express は IPAD コンポーネントを挿入しません。

ソリューション

1

この問題を回避するには、変換タブで [ポートから I/O パッドを作成] をオンにします。

2

クロック信号がグローバル クロック ピンに送られない場合、IBUF コンポーネントをインスタンシエートし、BUFG コンポーネントを駆動できます。
AR# 12638
日付 10/07/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加