UPGRADE YOUR BROWSER

We have detected your current browser version is not the latest one. Xilinx.com uses the latest web technologies to bring you the best online experience possible. Please upgrade to a Xilinx.com supported browser:Chrome, Firefox, Internet Explorer 11, Safari. Thank you!

AR# 12648

4.1i XST XC9500 - 透過ラッチと非同期セットを同時に使用すると正しくインプリメントされない

説明

キーワード : XC9500, XST, latch, asynchronous set, ラッチ, 非同期セット

重要度 : 標準

概要 :
透過ラッチと非同期セットを同時に使用すると、XST で非同期セットを正しく推測できません。

次のことに注意してください。 次の説明はザイリンクス CPLD ファミリのデバイス (XC9500/XL/XV) にのみ適用されます。

ソリューション

この問題は、4.2i で修正されています。

4.1i でこの問題を回避するには、LDCP コンポーネントを手動でインスタンシエートします。 オンラインの『ライブラリ ガイド』でコンポーネントを調べてポートの名称を確認できます。 『ライブラリ ガイド』は、http://support.xilinx.co.jp/ で [ソフトウェア マニュアル] をクリックして参照できます。

次は VHDL 宣言の一例です。

component LDCP
port (Pre : in std_logic; D: in std_logic; G: in std_logic;
CLR : in std_logic; Q: out std_logic);
end component;
AR# 12648
日付 08/05/2003
ステータス アーカイブ
種類 一般
このページをブックマークに追加